repo2/eclaireXL_ITX/clkctrl/synthesis/clkctrl.v
| 479 | markw | // clkctrl.v
|
|
// Generated using ACDS version 16.1 196
|
|||
`timescale 1 ps / 1 ps
|
|||
module clkctrl (
|
|||
input wire inclk, // altclkctrl_input.inclk
|
|||
input wire ena, // .ena
|
|||
output wire outclk // altclkctrl_output.outclk
|
|||
);
|
|||
clkctrl_altclkctrl_0 altclkctrl_0 (
|
|||
.inclk (inclk), // altclkctrl_input.inclk
|
|||
.ena (ena), // .ena
|
|||
.outclk (outclk) // altclkctrl_output.outclk
|
|||
);
|
|||
endmodule
|