Analysis & Synthesis report for atari800core
Thu Jul 31 23:16:15 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Analysis & Synthesis Default Parameter Settings
  5. Parallel Compilation
  6. Analysis & Synthesis Source Files Read
  7. Analysis & Synthesis Resource Usage Summary
  8. Analysis & Synthesis Resource Utilization by Entity
  9. Analysis & Synthesis RAM Summary
 10. Analysis & Synthesis DSP Block Usage Summary
 11. Analysis & Synthesis IP Cores Summary
 12. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3]
 13. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2]
 14. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1]
 15. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0]
 16. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn
 17. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state
 18. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3]
 19. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2]
 20. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1]
 21. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0]
 22. State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded
 23. State Machine - |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle
 24. Registers Removed During Synthesis
 25. Removed Registers Triggering Further Register Optimizations
 26. General Register Statistics
 27. Inverted Register Statistics
 28. Registers Packed Into Inferred Megafunctions
 29. Multiplexer Restructuring Statistics (Restructuring Performed)
 30. Source assignments for svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component|altsyncram_i742:auto_generated
 31. Source assignments for zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_cc71:auto_generated
 32. Source assignments for zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated
 33. Source assignments for zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated
 34. Source assignments for zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated
 35. Source assignments for zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated
 36. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0|altsyncram_kt71:auto_generated
 37. Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|altsyncram:Ram0_rtl_0|altsyncram_kt71:auto_generated
 38. Parameter Settings for User Entity Instance: Top-level Entity: |atari800core_mcc
 39. Parameter Settings for User Entity Instance: pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component
 40. Parameter Settings for User Entity Instance: pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component
 41. Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div
 42. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1
 43. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1
 44. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl
 45. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables
 46. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div
 47. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase
 48. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter
 49. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1
 50. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan
 51. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list
 52. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer
 53. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count
 54. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count
 55. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay
 56. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1
 57. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1
 58. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay
 59. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay
 60. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1
 61. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay
 62. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|complete_address_decoder:decode_addr1
 63. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0
 64. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay
 65. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer1
 66. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay
 67. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer2
 68. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay
 69. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer3
 70. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay
 71. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:stimer_delay
 72. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_64_div
 73. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_15_div
 74. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:serout_clock_delay
 75. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1
 76. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1
 77. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1
 78. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0
 79. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay
 80. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1
 81. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay
 82. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2
 83. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay
 84. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3
 85. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay
 86. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay
 87. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div
 88. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div
 89. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay
 90. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1
 91. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos
 92. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay
 93. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay
 94. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay
 95. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay
 96. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay
 97. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay
 98. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay
 99. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay
100. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay
101. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay
102. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay
103. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay
104. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay
105. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay
106. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay
107. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay
108. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay
109. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay
110. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay
111. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay
112. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay
113. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay
114. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay
115. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay
116. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay
117. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay
118. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay
119. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror
120. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1
121. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror
122. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1
123. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror
124. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1
125. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror
126. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1
127. Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:covox1|complete_address_decoder:complete_address_decoder1
128. Parameter Settings for User Entity Instance: sdram_ctrl:sdram_controller
129. Parameter Settings for User Entity Instance: svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component
130. Parameter Settings for User Entity Instance: zpucore:zpu
131. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu
132. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs
133. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr1
134. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1
135. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|complete_address_decoder:decode_addr1
136. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer0
137. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay
138. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer1
139. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay
140. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer2
141. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay
142. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer3
143. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay
144. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|delay_line:stimer_delay
145. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|syncreset_enable_divider:enable_64_div
146. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|syncreset_enable_divider:enable_15_div
147. Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|delay_line:serout_clock_delay
148. Parameter Settings for User Entity Instance: zpucore:zpu|complete_address_decoder:decode_addr1
149. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24
150. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16
151. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8
152. Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0
153. Parameter Settings for User Entity Instance: enable_divider:enable_179_clock_div_zpu_pokey
154. Parameter Settings for Inferred Entity Instance: zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0
155. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0
156. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0
157. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0
158. Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0
159. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0
160. Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|altsyncram:Ram0_rtl_0
161. Parameter Settings for Inferred Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0
162. Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult2
163. Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult4
164. Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult6
165. Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult5
166. Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult3
167. Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult1
168. Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult0
169. altpll Parameter Settings by Entity Instance
170. altsyncram Parameter Settings by Entity Instance
171. lpm_mult Parameter Settings by Entity Instance
172. Port Connectivity Checks: "enable_divider:enable_179_clock_div_zpu_pokey"
173. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1"
174. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1"
175. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr1"
176. Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs"
177. Port Connectivity Checks: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"
178. Port Connectivity Checks: "zpucore:zpu"
179. Port Connectivity Checks: "svideo:\gen_video_svideo:svideo|sin_cos:tab_inst"
180. Port Connectivity Checks: "svideo:\gen_video_svideo:svideo"
181. Port Connectivity Checks: "sdram_ctrl:sdram_controller"
182. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay"
183. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay"
184. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay"
185. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay"
186. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay"
187. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay"
188. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay"
189. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay"
190. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay"
191. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay"
192. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay"
193. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay"
194. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay"
195. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay"
196. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay"
197. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay"
198. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay"
199. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay"
200. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay"
201. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay"
202. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay"
203. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay"
204. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay"
205. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay"
206. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay"
207. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3"
208. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2"
209. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1"
210. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0"
211. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay"
212. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay"
213. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos"
214. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1"
215. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:stimer_delay"
216. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|complete_address_decoder:decode_addr1"
217. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2"
218. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r"
219. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l"
220. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay"
221. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1"
222. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay"
223. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay"
224. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1"
225. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay"
226. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count"
227. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer"
228. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"
229. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"
230. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase"
231. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div"
232. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"
233. Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1"
234. Port Connectivity Checks: "ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div"
235. Port Connectivity Checks: "ps2_to_atari800:keyboard_map1"
236. Port Connectivity Checks: "pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2"
237. Port Connectivity Checks: "hq_dac:dac_right"
238. Port Connectivity Checks: "hq_dac:dac_left"
239. Elapsed Time Per Partition
240. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Thu Jul 31 23:16:15 2014           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; atari800core                                    ;
; Top-level Entity Name              ; atari800core_mcc                                ;
; Family                             ; Cyclone III                                     ;
; Total logic elements               ; 11,543                                          ;
;     Total combinational functions  ; 8,686                                           ;
;     Dedicated logic registers      ; 5,256                                           ;
; Total registers                    ; 5256                                            ;
; Total pins                         ; 75                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 212,992                                         ;
; Embedded Multiplier 9-bit elements ; 6                                               ;
; Total PLLs                         ; 2                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                        ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                     ; Setting            ; Default Value      ;
+----------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                     ; EP3C16E144C8       ;                    ;
; Top-level entity name                                                      ; atari800core_mcc   ; atari800core       ;
; Family name                                                                ; Cyclone III        ; Cyclone IV GX      ;
; Use smart compilation                                                      ; On                 ; Off                ;
; Optimization Technique                                                     ; Speed              ; Balanced           ;
; Timing-Driven Synthesis                                                    ; Off                ; On                 ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                                ; Off                ; Off                ;
; Restructure Multiplexers                                                   ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                                        ; Off                ; Off                ;
; Preserve fewer node names                                                  ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                  ; Off                ; Off                ;
; Verilog Version                                                            ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                               ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                   ; Auto               ; Auto               ;
; Safe State Machine                                                         ; Off                ; Off                ;
; Extract Verilog State Machines                                             ; On                 ; On                 ;
; Extract VHDL State Machines                                                ; On                 ; On                 ;
; Ignore Verilog initial constructs                                          ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                 ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                             ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                    ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                  ; On                 ; On                 ;
; Parallel Synthesis                                                         ; On                 ; On                 ;
; DSP Block Balancing                                                        ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                         ; On                 ; On                 ;
; Power-Up Don't Care                                                        ; On                 ; On                 ;
; Remove Redundant Logic Cells                                               ; Off                ; Off                ;
; Remove Duplicate Registers                                                 ; On                 ; On                 ;
; Ignore CARRY Buffers                                                       ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                     ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                      ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                  ; Off                ; Off                ;
; Ignore LCELL Buffers                                                       ; Off                ; Off                ;
; Ignore SOFT Buffers                                                        ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                             ; Off                ; Off                ;
; Carry Chain Length                                                         ; 70                 ; 70                 ;
; Auto Carry Chains                                                          ; On                 ; On                 ;
; Auto Open-Drain Pins                                                       ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                      ; Off                ; Off                ;
; Auto ROM Replacement                                                       ; On                 ; On                 ;
; Auto RAM Replacement                                                       ; On                 ; On                 ;
; Auto DSP Block Replacement                                                 ; On                 ; On                 ;
; Auto Shift Register Replacement                                            ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                            ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                              ; On                 ; On                 ;
; Strict RAM Replacement                                                     ; Off                ; Off                ;
; Allow Synchronous Control Signals                                          ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                     ; Off                ; Off                ;
; Auto RAM Block Balancing                                                   ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                      ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                         ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                              ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                        ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                          ; Off                ; Off                ;
; Report Parameter Settings                                                  ; On                 ; On                 ;
; Report Source Assignments                                                  ; On                 ; On                 ;
; Report Connectivity Checks                                                 ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                         ; Off                ; Off                ;
; Synchronization Register Chain Length                                      ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation ;
; HDL message level                                                          ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                            ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                   ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                         ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                  ; 100                ; 100                ;
; Clock MUX Protection                                                       ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                ; Off                ; Off                ;
; Block Design Naming                                                        ; Auto               ; Auto               ;
; SDC constraint protection                                                  ; Off                ; Off                ;
; Synthesis Effort                                                           ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal               ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                       ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                         ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                     ; On                 ; On                 ;
; Synthesis Seed                                                             ; 1                  ; 1                  ;
+----------------------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------+
; Analysis & Synthesis Default Parameter Settings ;
+--------------+----------------------------------+
; Name         ; Setting                          ;
+--------------+----------------------------------+
; ext_clock    ; 0                                ;
; internal_ram ; 0                                ;
; internal_rom ; 0                                ;
; SCANDOUBLE   ; 0                                ;
; TV           ; 1                                ;
; VIDEO        ; 1                                ;
+--------------+----------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                        ;
+---------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                  ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                                                          ; Library ;
+---------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+---------+
; pal_pll.vhd                                       ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/pal_pll.vhd                                       ;         ;
; pll_downstream_pal.vhd                            ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/pll_downstream_pal.vhd                            ;         ;
; ntsc_pll.vhd                                      ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/ntsc_pll.vhd                                      ;         ;
; pll_downstream_ntsc.vhd                           ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/pll_downstream_ntsc.vhd                           ;         ;
; sdram_ctrl_3_ports.v                              ; yes             ; User Verilog HDL File                                 ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/sdram_ctrl_3_ports.v                              ;         ;
; zpu_rom.vhdl                                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/zpu_rom.vhdl                                      ;         ;
; atari800core_mcc.vhd                              ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/atari800core_mcc.vhd                              ;         ;
; svideo/sin_cos.vhd                                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/svideo/sin_cos.vhd                                ;         ;
; svideo/sin_rom.vhd                                ; yes             ; User Wizard-Generated File                            ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/svideo/sin_rom.vhd                                ;         ;
; svideo/svideo.vhd                                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/svideo/svideo.vhd                                 ;         ;
; common/a8core/atari800core.vhd                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/atari800core.vhd                    ;         ;
; common/a8core/atari800core_simple_sdram.vhd       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/atari800core_simple_sdram.vhd       ;         ;
; common/a8core/covox.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/covox.vhd                           ;         ;
; common/a8core/cpu.vhd                             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/cpu.vhd                             ;         ;
; common/a8core/cpu_65xx_a.vhd                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/cpu_65xx_a.vhd                      ;         ;
; common/a8core/cpu_65xx_e.vhd                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/cpu_65xx_e.vhd                      ;         ;
; common/a8core/internalromram.vhd                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/internalromram.vhd                  ;         ;
; common/a8core/address_decoder.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/address_decoder.vhdl                ;         ;
; common/a8core/antic.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/antic.vhdl                          ;         ;
; common/a8core/antic_counter.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/antic_counter.vhdl                  ;         ;
; common/a8core/antic_dma_clock.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/antic_dma_clock.vhdl                ;         ;
; common/a8core/basic.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/basic.vhdl                          ;         ;
; common/a8core/enable_divider.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/enable_divider.vhdl                 ;         ;
; common/a8core/gtia.vhdl                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/gtia.vhdl                           ;         ;
; common/a8core/gtia_palette.vhdl                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/gtia_palette.vhdl                   ;         ;
; common/a8core/gtia_player.vhdl                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/gtia_player.vhdl                    ;         ;
; common/a8core/gtia_priority.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/gtia_priority.vhdl                  ;         ;
; common/a8core/irq_glue.vhdl                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/irq_glue.vhdl                       ;         ;
; common/a8core/os16.vhdl                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/os16.vhdl                           ;         ;
; common/a8core/os16_loop.vhdl                      ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/os16_loop.vhdl                      ;         ;
; common/a8core/os2.vhdl                            ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/os2.vhdl                            ;         ;
; common/a8core/os8.vhdl                            ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/os8.vhdl                            ;         ;
; common/a8core/pia.vhdl                            ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pia.vhdl                            ;         ;
; common/a8core/pokey.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pokey.vhdl                          ;         ;
; common/a8core/pokey_countdown_timer.vhdl          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pokey_countdown_timer.vhdl          ;         ;
; common/a8core/pokey_keyboard_scanner.vhdl         ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pokey_keyboard_scanner.vhdl         ;         ;
; common/a8core/pokey_mixer.vhdl                    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pokey_mixer.vhdl                    ;         ;
; common/a8core/pokey_noise_filter.vhdl             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pokey_noise_filter.vhdl             ;         ;
; common/a8core/pokey_poly_17_9.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pokey_poly_17_9.vhdl                ;         ;
; common/a8core/pokey_poly_4.vhdl                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pokey_poly_4.vhdl                   ;         ;
; common/a8core/pokey_poly_5.vhdl                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/pokey_poly_5.vhdl                   ;         ;
; common/a8core/ps2_to_atari800.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/ps2_to_atari800.vhdl                ;         ;
; common/a8core/reg_file.vhdl                       ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/reg_file.vhdl                       ;         ;
; common/a8core/shared_enable.vhdl                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/shared_enable.vhdl                  ;         ;
; common/a8core/simple_counter.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/simple_counter.vhdl                 ;         ;
; common/a8core/wide_delay_line.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/a8core/wide_delay_line.vhdl                ;         ;
; common/components/hq_dac.v                        ; yes             ; User Verilog HDL File                                 ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/hq_dac.v                        ;         ;
; common/components/spi_master.vhd                  ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/spi_master.vhd                  ;         ;
; common/components/syncreset_enable_divider.vhd    ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/syncreset_enable_divider.vhd    ;         ;
; common/components/complete_address_decoder.vhdl   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/complete_address_decoder.vhdl   ;         ;
; common/components/delay_line.vhdl                 ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/delay_line.vhdl                 ;         ;
; common/components/generic_ram_infer.vhdl          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/generic_ram_infer.vhdl          ;         ;
; common/components/ps2_keyboard.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/ps2_keyboard.vhdl               ;         ;
; common/components/scandoubler.vhdl                ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/scandoubler.vhdl                ;         ;
; common/components/synchronizer.vhdl               ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/components/synchronizer.vhdl               ;         ;
; common/zpu/zpu_core.vhd                           ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/zpu/zpu_core.vhd                           ;         ;
; common/zpu/zpucore.vhd                            ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/zpu/zpucore.vhd                            ;         ;
; common/zpu/zpupkg.vhd                             ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/zpu/zpupkg.vhd                             ;         ;
; common/zpu/zpu_config_regs.vhdl                   ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/zpu/zpu_config_regs.vhdl                   ;         ;
; common/zpu/zpu_glue.vhdl                          ; yes             ; User VHDL File                                        ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/common/zpu/zpu_glue.vhdl                          ;         ;
; altpll.tdf                                        ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altpll.tdf                                            ;         ;
; aglobal130.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/aglobal130.inc                                        ;         ;
; stratix_pll.inc                                   ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratix_pll.inc                                       ;         ;
; stratixii_pll.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratixii_pll.inc                                     ;         ;
; cycloneii_pll.inc                                 ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/cycloneii_pll.inc                                     ;         ;
; db/pal_pll_altpll.v                               ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/pal_pll_altpll.v                               ;         ;
; db/pll_downstream_pal_altpll.v                    ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/pll_downstream_pal_altpll.v                    ;         ;
; altsyncram.tdf                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altsyncram.tdf                                        ;         ;
; stratix_ram_block.inc                             ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/stratix_ram_block.inc                                 ;         ;
; lpm_mux.inc                                       ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mux.inc                                           ;         ;
; lpm_decode.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_decode.inc                                        ;         ;
; a_rdenreg.inc                                     ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/a_rdenreg.inc                                         ;         ;
; altrom.inc                                        ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altrom.inc                                            ;         ;
; altram.inc                                        ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altram.inc                                            ;         ;
; altdpram.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altdpram.inc                                          ;         ;
; db/altsyncram_i742.tdf                            ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/altsyncram_i742.tdf                            ;         ;
; svideo/sin_rom.mif                                ; yes             ; Auto-Found Memory Initialization File                 ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/svideo/sin_rom.mif                                ;         ;
; db/altsyncram_cc71.tdf                            ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/altsyncram_cc71.tdf                            ;         ;
; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif     ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif     ;         ;
; db/altsyncram_9f41.tdf                            ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/altsyncram_9f41.tdf                            ;         ;
; db/altsyncram_kt71.tdf                            ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/altsyncram_kt71.tdf                            ;         ;
; db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif ;         ;
; lpm_mult.tdf                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_mult.tdf                                          ;         ;
; lpm_add_sub.inc                                   ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_add_sub.inc                                       ;         ;
; multcore.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/multcore.inc                                          ;         ;
; bypassff.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/bypassff.inc                                          ;         ;
; altshift.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altshift.inc                                          ;         ;
; db/mult_ubt.tdf                                   ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/mult_ubt.tdf                                   ;         ;
; multcore.tdf                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/multcore.tdf                                          ;         ;
; csa_add.inc                                       ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/csa_add.inc                                           ;         ;
; mpar_add.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/mpar_add.inc                                          ;         ;
; muleabz.inc                                       ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/muleabz.inc                                           ;         ;
; mul_lfrg.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/mul_lfrg.inc                                          ;         ;
; mul_boothc.inc                                    ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/mul_boothc.inc                                        ;         ;
; alt_ded_mult.inc                                  ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/alt_ded_mult.inc                                      ;         ;
; alt_ded_mult_y.inc                                ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/alt_ded_mult_y.inc                                    ;         ;
; dffpipe.inc                                       ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/dffpipe.inc                                           ;         ;
; mpar_add.tdf                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/mpar_add.tdf                                          ;         ;
; lpm_add_sub.tdf                                   ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/lpm_add_sub.tdf                                       ;         ;
; addcore.inc                                       ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/addcore.inc                                           ;         ;
; look_add.inc                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/look_add.inc                                          ;         ;
; alt_stratix_add_sub.inc                           ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/alt_stratix_add_sub.inc                               ;         ;
; db/add_sub_bfh.tdf                                ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/add_sub_bfh.tdf                                ;         ;
; altshift.tdf                                      ; yes             ; Megafunction                                          ; /home/markw/fpga/altera/13.0sp1/quartus/libraries/megafunctions/altshift.tdf                                          ;         ;
; db/add_sub_cfh.tdf                                ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/add_sub_cfh.tdf                                ;         ;
; db/add_sub_afh.tdf                                ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/add_sub_afh.tdf                                ;         ;
; db/add_sub_dfh.tdf                                ; yes             ; Auto-Generated Megafunction                           ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/db/add_sub_dfh.tdf                                ;         ;
+---------------------------------------------------+-----------------+-------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                                                                                                                                          ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                  ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Total logic elements              ; 11,543                                                                                                                                 ;
;                                             ;                                                                                                                                        ;
; Total combinational functions               ; 8686                                                                                                                                   ;
; Logic element usage by number of LUT inputs ;                                                                                                                                        ;
;     -- 4 input functions                    ; 5545                                                                                                                                   ;
;     -- 3 input functions                    ; 1934                                                                                                                                   ;
;     -- <=2 input functions                  ; 1207                                                                                                                                   ;
;                                             ;                                                                                                                                        ;
; Logic elements by mode                      ;                                                                                                                                        ;
;     -- normal mode                          ; 7390                                                                                                                                   ;
;     -- arithmetic mode                      ; 1296                                                                                                                                   ;
;                                             ;                                                                                                                                        ;
; Total registers                             ; 5256                                                                                                                                   ;
;     -- Dedicated logic registers            ; 5256                                                                                                                                   ;
;     -- I/O registers                        ; 0                                                                                                                                      ;
;                                             ;                                                                                                                                        ;
; I/O pins                                    ; 75                                                                                                                                     ;
; Total memory bits                           ; 212992                                                                                                                                 ;
; Embedded Multiplier 9-bit elements          ; 6                                                                                                                                      ;
; Total PLLs                                  ; 2                                                                                                                                      ;
;     -- PLLs                                 ; 2                                                                                                                                      ;
;                                             ;                                                                                                                                        ;
; Maximum fan-out node                        ; pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component|pll_downstream_pal_altpll:auto_generated|wire_pll1_clk[0] ;
; Maximum fan-out                             ; 5382                                                                                                                                   ;
; Total fan-out                               ; 50173                                                                                                                                  ;
; Average fan-out                             ; 3.53                                                                                                                                   ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                       ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                      ; Library Name ;
+------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |atari800core_mcc                                                ; 8686 (105)        ; 5256 (66)    ; 212992      ; 6            ; 0       ; 3         ; 75   ; 0            ; |atari800core_mcc                                                                                                                                                        ; work         ;
;    |atari800core_simple_sdram:atarixl_simple_sdram1|             ; 4659 (11)         ; 3547 (0)     ; 32768       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1                                                                                                        ; work         ;
;       |atari800core:atari800xl|                                  ; 4648 (0)          ; 3547 (0)     ; 32768       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl                                                                                ; work         ;
;          |address_decoder:mmu1|                                  ; 903 (903)         ; 62 (62)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1                                                           ; work         ;
;          |antic:antic1|                                          ; 847 (435)         ; 1006 (224)   ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1                                                                   ; work         ;
;             |antic_counter:antic_counter_display_list|           ; 36 (36)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list                          ; work         ;
;             |antic_counter:antic_counter_memory_scan|            ; 31 (31)           ; 16 (16)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan                           ; work         ;
;             |antic_dma_clock:antic_dma_clock1|                   ; 7 (7)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_dma_clock:antic_dma_clock1                                  ; work         ;
;             |complete_address_decoder:decode_addr1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1                             ; work         ;
;             |delay_line:wsync_delay|                             ; 0 (0)             ; 24 (24)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay                                            ; work         ;
;             |reg_file:reg_file1|                                 ; 315 (315)         ; 384 (384)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1                                                ; work         ;
;             |simple_counter:antic_counter_line_buffer|           ; 7 (7)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer                          ; work         ;
;             |simple_counter:antic_counter_refresh_count|         ; 7 (7)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count                        ; work         ;
;             |simple_counter:antic_counter_row_count|             ; 8 (8)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count                            ; work         ;
;             |wide_delay_line:chbase_delay|                       ; 0 (0)             ; 224 (224)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay                                      ; work         ;
;             |wide_delay_line:nmien_delay|                        ; 0 (0)             ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay                                       ; work         ;
;             |wide_delay_line:vscrol_delay|                       ; 0 (0)             ; 64 (64)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay                                      ; work         ;
;          |covox:covox1|                                          ; 4 (4)             ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:covox1                                                                   ; work         ;
;          |cpu:cpu6502|                                           ; 789 (5)           ; 161 (2)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502                                                                    ; work         ;
;             |cpu_65xx:cpu_6502_peter|                            ; 784 (784)         ; 159 (159)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter                                            ; work         ;
;          |gtia:gtia1|                                            ; 671 (453)         ; 930 (304)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1                                                                     ; work         ;
;             |delay_line:burst_delay|                             ; 0 (0)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay                                              ; work         ;
;             |delay_line:hsync_delay|                             ; 0 (0)             ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay                                              ; work         ;
;             |gtia_player:missile0|                               ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0                                                ; work         ;
;             |gtia_player:missile1|                               ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1                                                ; work         ;
;             |gtia_player:missile2|                               ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2                                                ; work         ;
;             |gtia_player:missile3|                               ; 13 (13)           ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3                                                ; work         ;
;             |gtia_player:player0|                                ; 30 (30)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0                                                 ; work         ;
;             |gtia_player:player1|                                ; 30 (30)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1                                                 ; work         ;
;             |gtia_player:player2|                                ; 30 (30)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2                                                 ; work         ;
;             |gtia_player:player3|                                ; 30 (30)           ; 10 (10)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3                                                 ; work         ;
;             |gtia_priority:priority_rules|                       ; 29 (29)           ; 9 (9)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_priority:priority_rules                                        ; work         ;
;             |simple_counter:counter_hpos|                        ; 17 (17)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos                                         ; work         ;
;             |wide_delay_line:colbk_delay|                        ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay                                         ; work         ;
;             |wide_delay_line:colpf0_delay|                       ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay                                        ; work         ;
;             |wide_delay_line:colpf1_delay|                       ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay                                        ; work         ;
;             |wide_delay_line:colpf2_delay|                       ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay                                        ; work         ;
;             |wide_delay_line:colpf3_delay|                       ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay                                        ; work         ;
;             |wide_delay_line:colpm0_delay|                       ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay                                        ; work         ;
;             |wide_delay_line:colpm1_delay|                       ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay                                        ; work         ;
;             |wide_delay_line:colpm2_delay|                       ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay                                        ; work         ;
;             |wide_delay_line:colpm3_delay|                       ; 0 (0)             ; 14 (14)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay                                        ; work         ;
;             |wide_delay_line:hposm0_delay|                       ; 0 (0)             ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay                                        ; work         ;
;             |wide_delay_line:hposm1_delay|                       ; 0 (0)             ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay                                        ; work         ;
;             |wide_delay_line:hposm2_delay|                       ; 0 (0)             ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay                                        ; work         ;
;             |wide_delay_line:hposm3_delay|                       ; 0 (0)             ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay                                        ; work         ;
;             |wide_delay_line:hposp0_delay|                       ; 0 (0)             ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay                                        ; work         ;
;             |wide_delay_line:hposp1_delay|                       ; 0 (0)             ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay                                        ; work         ;
;             |wide_delay_line:hposp2_delay|                       ; 0 (0)             ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay                                        ; work         ;
;             |wide_delay_line:hposp3_delay|                       ; 0 (0)             ; 40 (40)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay                                        ; work         ;
;             |wide_delay_line:prior_longer_delay|                 ; 0 (0)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay                                  ; work         ;
;             |wide_delay_line:prior_short_delay|                  ; 0 (0)             ; 12 (12)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay                                   ; work         ;
;             |wide_delay_line:sizem_delay|                        ; 0 (0)             ; 32 (32)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay                                         ; work         ;
;             |wide_delay_line:sizep0_delay|                       ; 0 (0)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay                                        ; work         ;
;             |wide_delay_line:sizep1_delay|                       ; 0 (0)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay                                        ; work         ;
;             |wide_delay_line:sizep2_delay|                       ; 0 (0)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay                                        ; work         ;
;             |wide_delay_line:sizep3_delay|                       ; 0 (0)             ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay                                        ; work         ;
;          |gtia_palette:\gen_palette_altirra:palette1|            ; 411 (411)         ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia_palette:\gen_palette_altirra:palette1                                     ; work         ;
;          |irq_glue:irq_glue1|                                    ; 4 (4)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|irq_glue:irq_glue1                                                             ; work         ;
;          |pia:pia1|                                              ; 77 (77)           ; 69 (69)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1                                                                       ; work         ;
;          |pokey:pokey1|                                          ; 378 (191)         ; 309 (192)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1                                                                   ; work         ;
;             |complete_address_decoder:decode_addr1|              ; 32 (32)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1                             ; work         ;
;             |delay_line:serout_clock_delay|                      ; 6 (6)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay                                     ; work         ;
;             |delay_line:stimer_delay|                            ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay                                           ; work         ;
;             |pokey_countdown_timer:timer0|                       ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay          ; work         ;
;             |pokey_countdown_timer:timer1|                       ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay          ; work         ;
;             |pokey_countdown_timer:timer2|                       ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay          ; work         ;
;             |pokey_countdown_timer:timer3|                       ; 18 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 9 (9)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay          ; work         ;
;             |pokey_keyboard_scanner:pokey_keyboard_scanner1|     ; 30 (30)           ; 25 (25)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1                    ; work         ;
;             |pokey_noise_filter:pokey_noise_filter0|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter0                            ; work         ;
;             |pokey_noise_filter:pokey_noise_filter1|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter1                            ; work         ;
;             |pokey_noise_filter:pokey_noise_filter2|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter2                            ; work         ;
;             |pokey_noise_filter:pokey_noise_filter3|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_noise_filter:pokey_noise_filter3                            ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                    ; 18 (18)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr                                   ; work         ;
;             |pokey_poly_4:poly_4_lfsr|                           ; 4 (4)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_4:poly_4_lfsr                                          ; work         ;
;             |pokey_poly_5:poly_5_lfsr|                           ; 5 (5)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_5:poly_5_lfsr                                          ; work         ;
;             |synchronizer:sio_in1_synchronizer|                  ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in1_synchronizer                                 ; work         ;
;             |syncreset_enable_divider:enable_15_div|             ; 11 (11)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div                            ; work         ;
;             |syncreset_enable_divider:enable_64_div|             ; 8 (8)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div                            ; work         ;
;          |pokey:pokey2|                                          ; 372 (219)         ; 300 (186)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2                                                                   ; work         ;
;             |delay_line:serout_clock_delay|                      ; 6 (6)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:serout_clock_delay                                     ; work         ;
;             |delay_line:stimer_delay|                            ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:stimer_delay                                           ; work         ;
;             |pokey_countdown_timer:timer0|                       ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay          ; work         ;
;             |pokey_countdown_timer:timer1|                       ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer1                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay          ; work         ;
;             |pokey_countdown_timer:timer2|                       ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer2                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay          ; work         ;
;             |pokey_countdown_timer:timer3|                       ; 18 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer3                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 9 (9)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay          ; work         ;
;             |pokey_keyboard_scanner:pokey_keyboard_scanner1|     ; 29 (29)           ; 25 (25)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1                    ; work         ;
;             |pokey_noise_filter:pokey_noise_filter0|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_noise_filter:pokey_noise_filter0                            ; work         ;
;             |pokey_noise_filter:pokey_noise_filter1|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_noise_filter:pokey_noise_filter1                            ; work         ;
;             |pokey_noise_filter:pokey_noise_filter2|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_noise_filter:pokey_noise_filter2                            ; work         ;
;             |pokey_noise_filter:pokey_noise_filter3|             ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_noise_filter:pokey_noise_filter3                            ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                    ; 18 (18)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_17_9:poly_17_19_lfsr                                   ; work         ;
;             |pokey_poly_4:poly_4_lfsr|                           ; 4 (4)             ; 4 (4)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_4:poly_4_lfsr                                          ; work         ;
;             |pokey_poly_5:poly_5_lfsr|                           ; 5 (5)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_5:poly_5_lfsr                                          ; work         ;
;             |syncreset_enable_divider:enable_15_div|             ; 11 (11)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_15_div                            ; work         ;
;             |syncreset_enable_divider:enable_64_div|             ; 8 (8)             ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_64_div                            ; work         ;
;          |pokey_mixer:pokey_mixer_l|                             ; 48 (48)           ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l                                                      ; work         ;
;             |altsyncram:Ram0_rtl_0|                              ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0                                ; work         ;
;                |altsyncram_kt71:auto_generated|                  ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0|altsyncram_kt71:auto_generated ; work         ;
;          |pokey_mixer:pokey_mixer_r|                             ; 48 (48)           ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r                                                      ; work         ;
;             |altsyncram:Ram0_rtl_0|                              ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|altsyncram:Ram0_rtl_0                                ; work         ;
;                |altsyncram_kt71:auto_generated|                  ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|altsyncram:Ram0_rtl_0|altsyncram_kt71:auto_generated ; work         ;
;          |reg_file:antic_mirror|                                 ; 13 (13)           ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror                                                          ; work         ;
;          |reg_file:gtia_mirror|                                  ; 28 (28)           ; 256 (256)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror                                                           ; work         ;
;          |reg_file:pokey1_mirror|                                ; 13 (13)           ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror                                                         ; work         ;
;          |reg_file:pokey2_mirror|                                ; 12 (10)           ; 128 (128)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror                                                         ; work         ;
;             |complete_address_decoder:complete_address_decoder1| ; 2 (2)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1      ; work         ;
;          |shared_enable:enables|                                 ; 30 (25)           ; 38 (18)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables                                                          ; work         ;
;             |delay_line:delay_line_phase|                        ; 0 (0)             ; 15 (15)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase                              ; work         ;
;             |enable_divider:enable_179_clock_div|                ; 5 (5)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div                      ; work         ;
;    |enable_divider:enable_179_clock_div_zpu_pokey|               ; 5 (5)             ; 5 (5)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|enable_divider:enable_179_clock_div_zpu_pokey                                                                                                          ; work         ;
;    |hq_dac:dac_left|                                             ; 108 (108)         ; 71 (71)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|hq_dac:dac_left                                                                                                                                        ; work         ;
;    |hq_dac:dac_right|                                            ; 108 (108)         ; 71 (71)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|hq_dac:dac_right                                                                                                                                       ; work         ;
;    |pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|                    ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll                                                                                                               ; work         ;
;       |altpll:altpll_component|                                  ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component                                                                                       ; work         ;
;          |pal_pll_altpll:auto_generated|                         ; 0 (0)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component|pal_pll_altpll:auto_generated                                                         ; work         ;
;    |pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|        ; 1 (0)             ; 1 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2                                                                                                   ; work         ;
;       |altpll:altpll_component|                                  ; 1 (0)             ; 1 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component                                                                           ; work         ;
;          |pll_downstream_pal_altpll:auto_generated|              ; 1 (1)             ; 1 (1)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component|pll_downstream_pal_altpll:auto_generated                                  ; work         ;
;    |ps2_to_atari800:keyboard_map1|                               ; 253 (180)         ; 132 (71)     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|ps2_to_atari800:keyboard_map1                                                                                                                          ; work         ;
;       |ps2_keyboard:keyboard1|                                   ; 73 (64)           ; 61 (54)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1                                                                                                   ; work         ;
;          |enable_divider:enable_div|                             ; 9 (9)             ; 7 (7)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div                                                                         ; work         ;
;    |sdram_ctrl:sdram_controller|                                 ; 109 (109)         ; 79 (79)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|sdram_ctrl:sdram_controller                                                                                                                            ; work         ;
;    |svideo:\gen_video_svideo:svideo|                             ; 443 (304)         ; 279 (276)    ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo                                                                                                                        ; work         ;
;       |lpm_mult:Mult0|                                           ; 12 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult0                                                                                                         ; work         ;
;          |multcore:mult_core|                                    ; 12 (12)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;       |lpm_mult:Mult1|                                           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult1                                                                                                         ; work         ;
;          |multcore:mult_core|                                    ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult1|multcore:mult_core                                                                                      ; work         ;
;       |lpm_mult:Mult2|                                           ; 10 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult2                                                                                                         ; work         ;
;          |multcore:mult_core|                                    ; 10 (10)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult2|multcore:mult_core                                                                                      ; work         ;
;       |lpm_mult:Mult3|                                           ; 19 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult3                                                                                                         ; work         ;
;          |multcore:mult_core|                                    ; 19 (19)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult3|multcore:mult_core                                                                                      ; work         ;
;       |lpm_mult:Mult4|                                           ; 20 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult4                                                                                                         ; work         ;
;          |multcore:mult_core|                                    ; 20 (20)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult4|multcore:mult_core                                                                                      ; work         ;
;       |lpm_mult:Mult5|                                           ; 27 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult5                                                                                                         ; work         ;
;          |multcore:mult_core|                                    ; 27 (27)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult5|multcore:mult_core                                                                                      ; work         ;
;       |lpm_mult:Mult6|                                           ; 18 (0)            ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult6                                                                                                         ; work         ;
;          |multcore:mult_core|                                    ; 18 (18)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|lpm_mult:Mult6|multcore:mult_core                                                                                      ; work         ;
;       |sin_cos:tab_inst|                                         ; 23 (23)           ; 3 (3)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|sin_cos:tab_inst                                                                                                       ; work         ;
;          |sin_rom:sin_inst|                                      ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst                                                                                      ; work         ;
;             |altsyncram:altsyncram_component|                    ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component                                                      ; work         ;
;                |altsyncram_i742:auto_generated|                  ; 0 (0)             ; 0 (0)        ; 16384       ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component|altsyncram_i742:auto_generated                       ; work         ;
;    |zpu_rom:zpu_rom1|                                            ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpu_rom:zpu_rom1                                                                                                                                       ; work         ;
;       |altsyncram:ROM_rtl_0|                                     ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0                                                                                                                  ; work         ;
;          |altsyncram_cc71:auto_generated|                        ; 0 (0)             ; 0 (0)        ; 131072      ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_cc71:auto_generated                                                                                   ; work         ;
;    |zpucore:zpu|                                                 ; 2895 (55)         ; 1005 (0)     ; 32768       ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu                                                                                                                                            ; work         ;
;       |generic_ram_infer:ram23_16|                               ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram23_16                                                                                                                 ; work         ;
;          |altsyncram:ram_block_rtl_0|                            ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0                                                                                      ; work         ;
;             |altsyncram_9f41:auto_generated|                     ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated                                                       ; work         ;
;       |generic_ram_infer:ram_15_8|                               ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_15_8                                                                                                                 ; work         ;
;          |altsyncram:ram_block_rtl_0|                            ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0                                                                                      ; work         ;
;             |altsyncram_9f41:auto_generated|                     ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated                                                       ; work         ;
;       |generic_ram_infer:ram_31_24|                              ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_31_24                                                                                                                ; work         ;
;          |altsyncram:ram_block_rtl_0|                            ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0                                                                                     ; work         ;
;             |altsyncram_9f41:auto_generated|                     ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated                                                      ; work         ;
;       |generic_ram_infer:ram_7_0|                                ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_7_0                                                                                                                  ; work         ;
;          |altsyncram:ram_block_rtl_0|                            ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0                                                                                       ; work         ;
;             |altsyncram_9f41:auto_generated|                     ; 0 (0)             ; 0 (0)        ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated                                                        ; work         ;
;       |zpu_config_regs:config_regs|                              ; 603 (207)         ; 477 (195)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs                                                                                                                ; work         ;
;          |complete_address_decoder:decode_addr1|                 ; 11 (11)           ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr1                                                                          ; work         ;
;          |pokey:pokey1|                                          ; 265 (146)         ; 212 (129)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1                                                                                                   ; work         ;
;             |complete_address_decoder:decode_addr1|              ; 1 (1)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|complete_address_decoder:decode_addr1                                                             ; work         ;
;             |delay_line:serout_clock_delay|                      ; 6 (6)             ; 2 (2)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|delay_line:serout_clock_delay                                                                     ; work         ;
;             |delay_line:stimer_delay|                            ; 0 (0)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|delay_line:stimer_delay                                                                           ; work         ;
;             |pokey_countdown_timer:timer0|                       ; 14 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer0                                                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 5 (5)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay                                          ; work         ;
;             |pokey_countdown_timer:timer1|                       ; 15 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer1                                                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 6 (6)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay                                          ; work         ;
;             |pokey_countdown_timer:timer2|                       ; 14 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer2                                                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 5 (5)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay                                          ; work         ;
;             |pokey_countdown_timer:timer3|                       ; 16 (9)            ; 11 (8)       ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer3                                                                      ; work         ;
;                |delay_line:underflow0_delay|                     ; 7 (7)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay                                          ; work         ;
;             |pokey_poly_17_9:poly_17_19_lfsr|                    ; 17 (17)           ; 17 (17)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr                                                                   ; work         ;
;             |synchronizer:sio_in1_synchronizer|                  ; 1 (1)             ; 3 (3)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in1_synchronizer                                                                 ; work         ;
;             |syncreset_enable_divider:enable_15_div|             ; 20 (20)           ; 8 (8)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|syncreset_enable_divider:enable_15_div                                                            ; work         ;
;             |syncreset_enable_divider:enable_64_div|             ; 15 (15)           ; 6 (6)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|syncreset_enable_divider:enable_64_div                                                            ; work         ;
;          |spi_master:spi_master1|                                ; 120 (120)         ; 70 (70)      ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1                                                                                         ; work         ;
;       |zpu_glue:zpu_and_glue|                                    ; 2237 (323)        ; 528 (96)     ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue                                                                                                                      ; work         ;
;          |ZPUMediumCore:myzpu|                                   ; 1914 (1900)       ; 432 (432)    ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu                                                                                                  ; work         ;
;             |lpm_mult:Mult0|                                     ; 14 (0)            ; 0 (0)        ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0                                                                                   ; work         ;
;                |mult_ubt:auto_generated|                         ; 14 (14)           ; 0 (0)        ; 0           ; 6            ; 0       ; 3         ; 0    ; 0            ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated                                                           ; work         ;
+------------------------------------------------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+---------------------------------------------------+
; Name                                                                                                                                                              ; Type ; Mode           ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                               ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+---------------------------------------------------+
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0|altsyncram_kt71:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; 1024         ; 16           ; --           ; --           ; 16384  ; db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|altsyncram:Ram0_rtl_0|altsyncram_kt71:auto_generated|ALTSYNCRAM ; AUTO ; ROM            ; 1024         ; 16           ; --           ; --           ; 16384  ; db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif ;
; svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component|altsyncram_i742:auto_generated|ALTSYNCRAM                       ; AUTO ; True Dual Port ; 2048         ; 8            ; 2048         ; 8            ; 16384  ; sin_rom.mif                                       ;
; zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_cc71:auto_generated|ALTSYNCRAM                                                                                   ; AUTO ; ROM            ; 4096         ; 32           ; --           ; --           ; 131072 ; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif     ;
; zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Single Port    ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                              ;
; zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated|ALTSYNCRAM                                                       ; AUTO ; Single Port    ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                              ;
; zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated|ALTSYNCRAM                                                      ; AUTO ; Single Port    ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                              ;
; zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated|ALTSYNCRAM                                                        ; AUTO ; Single Port    ; 1024         ; 8            ; --           ; --           ; 8192   ; None                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+----------------+--------------+--------------+--------------+--------------+--------+---------------------------------------------------+


+-----------------------------------------------------+
; Analysis & Synthesis DSP Block Usage Summary        ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 3           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 6           ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 3           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis IP Cores Summary                                                                                                                                                                                                            ;
+--------+--------------+---------+--------------+--------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+
; Vendor ; IP Core Name ; Version ; Release Date ; License Type ; Entity Instance                                                                     ; IP Include File                                                                            ;
+--------+--------------+---------+--------------+--------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |atari800core_mcc|pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll                          ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/pal_pll.vhd            ;
; Altera ; ALTPLL       ; 13.0    ; N/A          ; N/A          ; |atari800core_mcc|pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2              ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/pll_downstream_pal.vhd ;
; Altera ; ROM: 2-PORT  ; 9.0     ; N/A          ; N/A          ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst ; /home/markw/fpga/svn/repo/trunk/atari_800xl/mcc216/build_PAL_SVIDEO/svideo/sin_rom.vhd     ;
+--------+--------------+---------+--------------+--------------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[3].dec_pop_down ; insns[3].dec_insn_fetch ; insns[3].dec_storeb ; insns[3].dec_break ; insns[3].dec_sub ; insns[3].dec_call_pc_rel ; insns[3].dec_call ; insns[3].dec_push_sp_add ; insns[3].dec_u_less_than ; insns[3].dec_u_less_than_or_equal ; insns[3].dec_lshr ; insns[3].dec_less_than_or_equal ; insns[3].dec_less_than ; insns[3].dec_mult ; insns[3].dec_loadb ; insns[3].dec_eq ; insns[3].dec_neq_branch ; insns[3].dec_pop_sp ; insns[3].dec_flip ; insns[3].dec_not ; insns[3].dec_pop_pc_rel ; insns[3].dec_pop_pc ; insns[3].dec_push_sp ; insns[3].dec_load ; insns[3].dec_emulate ; insns[3].dec_store_sp ; insns[3].dec_load_sp ; insns[3].dec_im ; insns[3].dec_nop ; insns[3].dec_shift ; insns[3].dec_add_sp ; insns[3].dec_store ; insns[3].dec_and ; insns[3].dec_or ; insns[3].dec_add ; insns[3].dec_pop ; insns[3].dec_dup_stk_b ; insns[3].dec_dup ; insns[3].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[3].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[3].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[3].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[3].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[3].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[2].dec_pop_down ; insns[2].dec_insn_fetch ; insns[2].dec_storeb ; insns[2].dec_break ; insns[2].dec_sub ; insns[2].dec_call_pc_rel ; insns[2].dec_call ; insns[2].dec_push_sp_add ; insns[2].dec_u_less_than ; insns[2].dec_u_less_than_or_equal ; insns[2].dec_lshr ; insns[2].dec_less_than_or_equal ; insns[2].dec_less_than ; insns[2].dec_mult ; insns[2].dec_loadb ; insns[2].dec_eq ; insns[2].dec_neq_branch ; insns[2].dec_pop_sp ; insns[2].dec_flip ; insns[2].dec_not ; insns[2].dec_pop_pc_rel ; insns[2].dec_pop_pc ; insns[2].dec_push_sp ; insns[2].dec_load ; insns[2].dec_emulate ; insns[2].dec_store_sp ; insns[2].dec_load_sp ; insns[2].dec_im ; insns[2].dec_nop ; insns[2].dec_shift ; insns[2].dec_add_sp ; insns[2].dec_store ; insns[2].dec_and ; insns[2].dec_or ; insns[2].dec_add ; insns[2].dec_pop ; insns[2].dec_dup_stk_b ; insns[2].dec_dup ; insns[2].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[2].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[2].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[2].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[2].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[2].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[1].dec_pop_down ; insns[1].dec_insn_fetch ; insns[1].dec_storeb ; insns[1].dec_break ; insns[1].dec_sub ; insns[1].dec_call_pc_rel ; insns[1].dec_call ; insns[1].dec_push_sp_add ; insns[1].dec_u_less_than ; insns[1].dec_u_less_than_or_equal ; insns[1].dec_lshr ; insns[1].dec_less_than_or_equal ; insns[1].dec_less_than ; insns[1].dec_mult ; insns[1].dec_loadb ; insns[1].dec_eq ; insns[1].dec_neq_branch ; insns[1].dec_pop_sp ; insns[1].dec_flip ; insns[1].dec_not ; insns[1].dec_pop_pc_rel ; insns[1].dec_pop_pc ; insns[1].dec_push_sp ; insns[1].dec_load ; insns[1].dec_emulate ; insns[1].dec_store_sp ; insns[1].dec_load_sp ; insns[1].dec_im ; insns[1].dec_nop ; insns[1].dec_shift ; insns[1].dec_add_sp ; insns[1].dec_store ; insns[1].dec_and ; insns[1].dec_or ; insns[1].dec_add ; insns[1].dec_pop ; insns[1].dec_dup_stk_b ; insns[1].dec_dup ; insns[1].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[1].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[1].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[1].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[1].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[1].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; Name                              ; insns[0].dec_pop_down ; insns[0].dec_insn_fetch ; insns[0].dec_storeb ; insns[0].dec_break ; insns[0].dec_sub ; insns[0].dec_call_pc_rel ; insns[0].dec_call ; insns[0].dec_push_sp_add ; insns[0].dec_u_less_than ; insns[0].dec_u_less_than_or_equal ; insns[0].dec_lshr ; insns[0].dec_less_than_or_equal ; insns[0].dec_less_than ; insns[0].dec_mult ; insns[0].dec_loadb ; insns[0].dec_eq ; insns[0].dec_neq_branch ; insns[0].dec_pop_sp ; insns[0].dec_flip ; insns[0].dec_not ; insns[0].dec_pop_pc_rel ; insns[0].dec_pop_pc ; insns[0].dec_push_sp ; insns[0].dec_load ; insns[0].dec_emulate ; insns[0].dec_store_sp ; insns[0].dec_load_sp ; insns[0].dec_im ; insns[0].dec_nop ; insns[0].dec_shift ; insns[0].dec_add_sp ; insns[0].dec_store ; insns[0].dec_and ; insns[0].dec_or ; insns[0].dec_add ; insns[0].dec_pop ; insns[0].dec_dup_stk_b ; insns[0].dec_dup ; insns[0].dec_add_top ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+
; insns[0].dec_add_top              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 0                    ;
; insns[0].dec_dup                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 1                ; 1                    ;
; insns[0].dec_dup_stk_b            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 1                      ; 0                ; 1                    ;
; insns[0].dec_pop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 1                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_add                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 1                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_or                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 1               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_and                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 1                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_store                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 1                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_add_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 1                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_shift                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 1                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_nop                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 1                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_im                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 1               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_load_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 1                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_store_sp             ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 1                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_emulate              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 1                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_load                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 1                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_push_sp              ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 1                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_pc               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 1                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_pc_rel           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 1                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_not                  ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 1                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_flip                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 1                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_sp               ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 1                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_neq_branch           ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 1                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_eq                   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 1               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_loadb                ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 1                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_mult                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 1                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_less_than            ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 1                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_less_than_or_equal   ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 1                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_lshr                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 1                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_u_less_than_or_equal ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 1                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_u_less_than          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 1                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_push_sp_add          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 1                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_call                 ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 1                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_call_pc_rel          ; 0                     ; 0                       ; 0                   ; 0                  ; 0                ; 1                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_sub                  ; 0                     ; 0                       ; 0                   ; 0                  ; 1                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_break                ; 0                     ; 0                       ; 0                   ; 1                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_storeb               ; 0                     ; 0                       ; 1                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_insn_fetch           ; 0                     ; 1                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
; insns[0].dec_pop_down             ; 1                     ; 0                       ; 0                   ; 0                  ; 0                ; 0                        ; 0                 ; 0                        ; 0                        ; 0                                 ; 0                 ; 0                               ; 0                      ; 0                 ; 0                  ; 0               ; 0                       ; 0                   ; 0                 ; 0                ; 0                       ; 0                   ; 0                    ; 0                 ; 0                    ; 0                     ; 0                    ; 0               ; 0                ; 0                  ; 0                   ; 0                  ; 0                ; 0               ; 0                ; 0                ; 0                      ; 0                ; 1                    ;
+-----------------------------------+-----------------------+-------------------------+---------------------+--------------------+------------------+--------------------------+-------------------+--------------------------+--------------------------+-----------------------------------+-------------------+---------------------------------+------------------------+-------------------+--------------------+-----------------+-------------------------+---------------------+-------------------+------------------+-------------------------+---------------------+----------------------+-------------------+----------------------+-----------------------+----------------------+-----------------+------------------+--------------------+---------------------+--------------------+------------------+-----------------+------------------+------------------+------------------------+------------------+----------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+
; Name                          ; insn.dec_pop_down ; insn.dec_insn_fetch ; insn.dec_storeb ; insn.dec_break ; insn.dec_sub ; insn.dec_call_pc_rel ; insn.dec_call ; insn.dec_push_sp_add ; insn.dec_u_less_than ; insn.dec_u_less_than_or_equal ; insn.dec_lshr ; insn.dec_less_than_or_equal ; insn.dec_less_than ; insn.dec_mult ; insn.dec_loadb ; insn.dec_eq ; insn.dec_neq_branch ; insn.dec_pop_sp ; insn.dec_flip ; insn.dec_not ; insn.dec_pop_pc_rel ; insn.dec_pop_pc ; insn.dec_push_sp ; insn.dec_load ; insn.dec_emulate ; insn.dec_store_sp ; insn.dec_load_sp ; insn.dec_im ; insn.dec_nop ; insn.dec_shift ; insn.dec_add_sp ; insn.dec_store ; insn.dec_and ; insn.dec_or ; insn.dec_add ; insn.dec_pop ; insn.dec_dup_stk_b ; insn.dec_dup ; insn.dec_add_top ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+
; insn.dec_add_top              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 0                ;
; insn.dec_dup                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 1            ; 1                ;
; insn.dec_dup_stk_b            ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 1                  ; 0            ; 1                ;
; insn.dec_pop                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 1            ; 0                  ; 0            ; 1                ;
; insn.dec_add                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 1            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_or                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 1           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_and                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 1            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_store                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 1              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_add_sp               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 1               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_shift                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 1              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_nop                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 1            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_im                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 1           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_load_sp              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 1                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_store_sp             ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 1                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_emulate              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 1                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_load                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 1             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_push_sp              ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 1                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_pc               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 1               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_pc_rel           ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 1                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_not                  ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 1            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_flip                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 1             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_sp               ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 1               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_neq_branch           ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 1                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_eq                   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 1           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_loadb                ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 1              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_mult                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 1             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_less_than            ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 1                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_less_than_or_equal   ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 1                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_lshr                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 1             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_u_less_than_or_equal ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 1                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_u_less_than          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 1                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_push_sp_add          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 1                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_call                 ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 1             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_call_pc_rel          ; 0                 ; 0                   ; 0               ; 0              ; 0            ; 1                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_sub                  ; 0                 ; 0                   ; 0               ; 0              ; 1            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_break                ; 0                 ; 0                   ; 0               ; 1              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_storeb               ; 0                 ; 0                   ; 1               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_insn_fetch           ; 0                 ; 1                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
; insn.dec_pop_down             ; 1                 ; 0                   ; 0               ; 0              ; 0            ; 0                    ; 0             ; 0                    ; 0                    ; 0                             ; 0             ; 0                           ; 0                  ; 0             ; 0              ; 0           ; 0                   ; 0               ; 0             ; 0            ; 0                   ; 0               ; 0                ; 0             ; 0                ; 0                 ; 0                ; 0           ; 0            ; 0              ; 0               ; 0              ; 0            ; 0           ; 0            ; 0            ; 0                  ; 0            ; 1                ;
+-------------------------------+-------------------+---------------------+-----------------+----------------+--------------+----------------------+---------------+----------------------+----------------------+-------------------------------+---------------+-----------------------------+--------------------+---------------+----------------+-------------+---------------------+-----------------+---------------+--------------+---------------------+-----------------+------------------+---------------+------------------+-------------------+------------------+-------------+--------------+----------------+-----------------+----------------+--------------+-------------+--------------+--------------+--------------------+--------------+------------------+


Encoding Type:  One-Hot
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+
; Name                    ; state.st_idle ; state.st_binary_op_res ; state.st_binary_op_res2 ; state.st_mult4 ; state.st_mult5 ; state.st_mult3 ; state.st_mult2 ; state.st_loadb2 ; state.st_resync3 ; state.st_resync2 ; state.st_store_sp2 ; state.st_load2 ; state.st_decode2 ; state.st_decode ; state.st_execute ; state.st_fetch ; state.st_add_sp2 ; state.st_load_sp3 ; state.st_load_sp2 ; state.st_popped ; state.st_resync ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+
; state.st_resync         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 0               ;
; state.st_popped         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 1               ; 1               ;
; state.st_load_sp2       ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 1                 ; 0               ; 1               ;
; state.st_load_sp3       ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 1                 ; 0                 ; 0               ; 1               ;
; state.st_add_sp2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 1                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_fetch          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 1              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_execute        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 1                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_decode         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 1               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_decode2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 1                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_load2          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 1              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_store_sp2      ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 1                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_resync2        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 1                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_resync3        ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 1                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_loadb2         ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 1               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult2          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 1              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult3          ; 0             ; 0                      ; 0                       ; 0              ; 0              ; 1              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult5          ; 0             ; 0                      ; 0                       ; 0              ; 1              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_mult4          ; 0             ; 0                      ; 0                       ; 1              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_binary_op_res2 ; 0             ; 0                      ; 1                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_binary_op_res  ; 0             ; 1                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
; state.st_idle           ; 1             ; 0                      ; 0                       ; 0              ; 0              ; 0              ; 0              ; 0               ; 0                ; 0                ; 0                  ; 0              ; 0                ; 0               ; 0                ; 0              ; 0                ; 0                 ; 0                 ; 0               ; 1               ;
+-------------------------+---------------+------------------------+-------------------------+----------------+----------------+----------------+----------------+-----------------+------------------+------------------+--------------------+----------------+------------------+-----------------+------------------+----------------+------------------+-------------------+-------------------+-----------------+-----------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[3].dec_pop_down ; \opcode_control:tinsns[3].dec_insn_fetch ; \opcode_control:tinsns[3].dec_storeb ; \opcode_control:tinsns[3].dec_break ; \opcode_control:tinsns[3].dec_sub ; \opcode_control:tinsns[3].dec_call_pc_rel ; \opcode_control:tinsns[3].dec_call ; \opcode_control:tinsns[3].dec_push_sp_add ; \opcode_control:tinsns[3].dec_u_less_than ; \opcode_control:tinsns[3].dec_u_less_than_or_equal ; \opcode_control:tinsns[3].dec_lshr ; \opcode_control:tinsns[3].dec_less_than_or_equal ; \opcode_control:tinsns[3].dec_less_than ; \opcode_control:tinsns[3].dec_mult ; \opcode_control:tinsns[3].dec_loadb ; \opcode_control:tinsns[3].dec_eq ; \opcode_control:tinsns[3].dec_neq_branch ; \opcode_control:tinsns[3].dec_pop_sp ; \opcode_control:tinsns[3].dec_flip ; \opcode_control:tinsns[3].dec_not ; \opcode_control:tinsns[3].dec_pop_pc_rel ; \opcode_control:tinsns[3].dec_pop_pc ; \opcode_control:tinsns[3].dec_push_sp ; \opcode_control:tinsns[3].dec_load ; \opcode_control:tinsns[3].dec_emulate ; \opcode_control:tinsns[3].dec_store_sp ; \opcode_control:tinsns[3].dec_load_sp ; \opcode_control:tinsns[3].dec_im ; \opcode_control:tinsns[3].dec_nop ; \opcode_control:tinsns[3].dec_shift ; \opcode_control:tinsns[3].dec_add_sp ; \opcode_control:tinsns[3].dec_store ; \opcode_control:tinsns[3].dec_and ; \opcode_control:tinsns[3].dec_or ; \opcode_control:tinsns[3].dec_add ; \opcode_control:tinsns[3].dec_pop ; \opcode_control:tinsns[3].dec_dup_stk_b ; \opcode_control:tinsns[3].dec_dup ; \opcode_control:tinsns[3].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[3].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[3].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[3].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[2].dec_pop_down ; \opcode_control:tinsns[2].dec_insn_fetch ; \opcode_control:tinsns[2].dec_storeb ; \opcode_control:tinsns[2].dec_break ; \opcode_control:tinsns[2].dec_sub ; \opcode_control:tinsns[2].dec_call_pc_rel ; \opcode_control:tinsns[2].dec_call ; \opcode_control:tinsns[2].dec_push_sp_add ; \opcode_control:tinsns[2].dec_u_less_than ; \opcode_control:tinsns[2].dec_u_less_than_or_equal ; \opcode_control:tinsns[2].dec_lshr ; \opcode_control:tinsns[2].dec_less_than_or_equal ; \opcode_control:tinsns[2].dec_less_than ; \opcode_control:tinsns[2].dec_mult ; \opcode_control:tinsns[2].dec_loadb ; \opcode_control:tinsns[2].dec_eq ; \opcode_control:tinsns[2].dec_neq_branch ; \opcode_control:tinsns[2].dec_pop_sp ; \opcode_control:tinsns[2].dec_flip ; \opcode_control:tinsns[2].dec_not ; \opcode_control:tinsns[2].dec_pop_pc_rel ; \opcode_control:tinsns[2].dec_pop_pc ; \opcode_control:tinsns[2].dec_push_sp ; \opcode_control:tinsns[2].dec_load ; \opcode_control:tinsns[2].dec_emulate ; \opcode_control:tinsns[2].dec_store_sp ; \opcode_control:tinsns[2].dec_load_sp ; \opcode_control:tinsns[2].dec_im ; \opcode_control:tinsns[2].dec_nop ; \opcode_control:tinsns[2].dec_shift ; \opcode_control:tinsns[2].dec_add_sp ; \opcode_control:tinsns[2].dec_store ; \opcode_control:tinsns[2].dec_and ; \opcode_control:tinsns[2].dec_or ; \opcode_control:tinsns[2].dec_add ; \opcode_control:tinsns[2].dec_pop ; \opcode_control:tinsns[2].dec_dup_stk_b ; \opcode_control:tinsns[2].dec_dup ; \opcode_control:tinsns[2].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[2].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[2].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[2].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[1].dec_pop_down ; \opcode_control:tinsns[1].dec_insn_fetch ; \opcode_control:tinsns[1].dec_storeb ; \opcode_control:tinsns[1].dec_break ; \opcode_control:tinsns[1].dec_sub ; \opcode_control:tinsns[1].dec_call_pc_rel ; \opcode_control:tinsns[1].dec_call ; \opcode_control:tinsns[1].dec_push_sp_add ; \opcode_control:tinsns[1].dec_u_less_than ; \opcode_control:tinsns[1].dec_u_less_than_or_equal ; \opcode_control:tinsns[1].dec_lshr ; \opcode_control:tinsns[1].dec_less_than_or_equal ; \opcode_control:tinsns[1].dec_less_than ; \opcode_control:tinsns[1].dec_mult ; \opcode_control:tinsns[1].dec_loadb ; \opcode_control:tinsns[1].dec_eq ; \opcode_control:tinsns[1].dec_neq_branch ; \opcode_control:tinsns[1].dec_pop_sp ; \opcode_control:tinsns[1].dec_flip ; \opcode_control:tinsns[1].dec_not ; \opcode_control:tinsns[1].dec_pop_pc_rel ; \opcode_control:tinsns[1].dec_pop_pc ; \opcode_control:tinsns[1].dec_push_sp ; \opcode_control:tinsns[1].dec_load ; \opcode_control:tinsns[1].dec_emulate ; \opcode_control:tinsns[1].dec_store_sp ; \opcode_control:tinsns[1].dec_load_sp ; \opcode_control:tinsns[1].dec_im ; \opcode_control:tinsns[1].dec_nop ; \opcode_control:tinsns[1].dec_shift ; \opcode_control:tinsns[1].dec_add_sp ; \opcode_control:tinsns[1].dec_store ; \opcode_control:tinsns[1].dec_and ; \opcode_control:tinsns[1].dec_or ; \opcode_control:tinsns[1].dec_add ; \opcode_control:tinsns[1].dec_pop ; \opcode_control:tinsns[1].dec_dup_stk_b ; \opcode_control:tinsns[1].dec_dup ; \opcode_control:tinsns[1].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[1].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[1].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[1].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; Name                                               ; \opcode_control:tinsns[0].dec_pop_down ; \opcode_control:tinsns[0].dec_insn_fetch ; \opcode_control:tinsns[0].dec_storeb ; \opcode_control:tinsns[0].dec_break ; \opcode_control:tinsns[0].dec_sub ; \opcode_control:tinsns[0].dec_call_pc_rel ; \opcode_control:tinsns[0].dec_call ; \opcode_control:tinsns[0].dec_push_sp_add ; \opcode_control:tinsns[0].dec_u_less_than ; \opcode_control:tinsns[0].dec_u_less_than_or_equal ; \opcode_control:tinsns[0].dec_lshr ; \opcode_control:tinsns[0].dec_less_than_or_equal ; \opcode_control:tinsns[0].dec_less_than ; \opcode_control:tinsns[0].dec_mult ; \opcode_control:tinsns[0].dec_loadb ; \opcode_control:tinsns[0].dec_eq ; \opcode_control:tinsns[0].dec_neq_branch ; \opcode_control:tinsns[0].dec_pop_sp ; \opcode_control:tinsns[0].dec_flip ; \opcode_control:tinsns[0].dec_not ; \opcode_control:tinsns[0].dec_pop_pc_rel ; \opcode_control:tinsns[0].dec_pop_pc ; \opcode_control:tinsns[0].dec_push_sp ; \opcode_control:tinsns[0].dec_load ; \opcode_control:tinsns[0].dec_emulate ; \opcode_control:tinsns[0].dec_store_sp ; \opcode_control:tinsns[0].dec_load_sp ; \opcode_control:tinsns[0].dec_im ; \opcode_control:tinsns[0].dec_nop ; \opcode_control:tinsns[0].dec_shift ; \opcode_control:tinsns[0].dec_add_sp ; \opcode_control:tinsns[0].dec_store ; \opcode_control:tinsns[0].dec_and ; \opcode_control:tinsns[0].dec_or ; \opcode_control:tinsns[0].dec_add ; \opcode_control:tinsns[0].dec_pop ; \opcode_control:tinsns[0].dec_dup_stk_b ; \opcode_control:tinsns[0].dec_dup ; \opcode_control:tinsns[0].dec_add_top ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+
; \opcode_control:tinsns[0].dec_add_top              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 0                                     ;
; \opcode_control:tinsns[0].dec_dup                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 1                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_dup_stk_b            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 1                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 1                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_add                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 1                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_or                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 1                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_and                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 1                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_store                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 1                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_add_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 1                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_shift                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 1                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_nop                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 1                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_im                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 1                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_load_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 1                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_store_sp             ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 1                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_emulate              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 1                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_load                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 1                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_push_sp              ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 1                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_pc               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 1                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_pc_rel           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 1                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_not                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 1                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_flip                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 1                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_sp               ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 1                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_neq_branch           ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 1                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_eq                   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 1                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_loadb                ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 1                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_mult                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 1                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_less_than            ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 1                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_less_than_or_equal   ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 1                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_lshr                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 1                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_u_less_than_or_equal ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 1                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_u_less_than          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 1                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_push_sp_add          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 1                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_call                 ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 1                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_call_pc_rel          ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 1                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_sub                  ; 0                                      ; 0                                        ; 0                                    ; 0                                   ; 1                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_break                ; 0                                      ; 0                                        ; 0                                    ; 1                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_storeb               ; 0                                      ; 0                                        ; 1                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_insn_fetch           ; 0                                      ; 1                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
; \opcode_control:tinsns[0].dec_pop_down             ; 1                                      ; 0                                        ; 0                                    ; 0                                   ; 0                                 ; 0                                         ; 0                                  ; 0                                         ; 0                                         ; 0                                                  ; 0                                  ; 0                                                ; 0                                       ; 0                                  ; 0                                   ; 0                                ; 0                                        ; 0                                    ; 0                                  ; 0                                 ; 0                                        ; 0                                    ; 0                                     ; 0                                  ; 0                                     ; 0                                      ; 0                                     ; 0                                ; 0                                 ; 0                                   ; 0                                    ; 0                                   ; 0                                 ; 0                                ; 0                                 ; 0                                 ; 0                                       ; 0                                 ; 1                                     ;
+----------------------------------------------------+----------------------------------------+------------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+-------------------------------------------+------------------------------------+-------------------------------------------+-------------------------------------------+----------------------------------------------------+------------------------------------+--------------------------------------------------+-----------------------------------------+------------------------------------+-------------------------------------+----------------------------------+------------------------------------------+--------------------------------------+------------------------------------+-----------------------------------+------------------------------------------+--------------------------------------+---------------------------------------+------------------------------------+---------------------------------------+----------------------------------------+---------------------------------------+----------------------------------+-----------------------------------+-------------------------------------+--------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------+-----------------------------------+-----------------------------------------+-----------------------------------+---------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+
; Name                                              ; \opcode_control:tdecoded.dec_pop_down ; \opcode_control:tdecoded.dec_insn_fetch ; \opcode_control:tdecoded.dec_storeb ; \opcode_control:tdecoded.dec_break ; \opcode_control:tdecoded.dec_sub ; \opcode_control:tdecoded.dec_call_pc_rel ; \opcode_control:tdecoded.dec_call ; \opcode_control:tdecoded.dec_push_sp_add ; \opcode_control:tdecoded.dec_u_less_than ; \opcode_control:tdecoded.dec_u_less_than_or_equal ; \opcode_control:tdecoded.dec_lshr ; \opcode_control:tdecoded.dec_less_than_or_equal ; \opcode_control:tdecoded.dec_less_than ; \opcode_control:tdecoded.dec_mult ; \opcode_control:tdecoded.dec_loadb ; \opcode_control:tdecoded.dec_eq ; \opcode_control:tdecoded.dec_neq_branch ; \opcode_control:tdecoded.dec_pop_sp ; \opcode_control:tdecoded.dec_flip ; \opcode_control:tdecoded.dec_not ; \opcode_control:tdecoded.dec_pop_pc_rel ; \opcode_control:tdecoded.dec_pop_pc ; \opcode_control:tdecoded.dec_push_sp ; \opcode_control:tdecoded.dec_load ; \opcode_control:tdecoded.dec_emulate ; \opcode_control:tdecoded.dec_store_sp ; \opcode_control:tdecoded.dec_load_sp ; \opcode_control:tdecoded.dec_im ; \opcode_control:tdecoded.dec_nop ; \opcode_control:tdecoded.dec_shift ; \opcode_control:tdecoded.dec_add_sp ; \opcode_control:tdecoded.dec_store ; \opcode_control:tdecoded.dec_and ; \opcode_control:tdecoded.dec_or ; \opcode_control:tdecoded.dec_add ; \opcode_control:tdecoded.dec_pop ; \opcode_control:tdecoded.dec_dup_stk_b ; \opcode_control:tdecoded.dec_dup ; \opcode_control:tdecoded.dec_add_top ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+
; \opcode_control:tdecoded.dec_add_top              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 0                                    ;
; \opcode_control:tdecoded.dec_dup                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 1                                ; 1                                    ;
; \opcode_control:tdecoded.dec_dup_stk_b            ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 1                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 1                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_add                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 1                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_or                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 1                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_and                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 1                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_store                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 1                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_add_sp               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 1                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_shift                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 1                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_nop                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 1                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_im                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 1                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_load_sp              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 1                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_store_sp             ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 1                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_emulate              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 1                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_load                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 1                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_push_sp              ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 1                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_pc               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 1                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_pc_rel           ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 1                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_not                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 1                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_flip                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 1                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_sp               ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 1                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_neq_branch           ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 1                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_eq                   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 1                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_loadb                ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 1                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_mult                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 1                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_less_than            ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 1                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_less_than_or_equal   ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 1                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_lshr                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 1                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_u_less_than_or_equal ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 1                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_u_less_than          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 1                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_push_sp_add          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 1                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_call                 ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 1                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_call_pc_rel          ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 1                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_sub                  ; 0                                     ; 0                                       ; 0                                   ; 0                                  ; 1                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_break                ; 0                                     ; 0                                       ; 0                                   ; 1                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_storeb               ; 0                                     ; 0                                       ; 1                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_insn_fetch           ; 0                                     ; 1                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
; \opcode_control:tdecoded.dec_pop_down             ; 1                                     ; 0                                       ; 0                                   ; 0                                  ; 0                                ; 0                                        ; 0                                 ; 0                                        ; 0                                        ; 0                                                 ; 0                                 ; 0                                               ; 0                                      ; 0                                 ; 0                                  ; 0                               ; 0                                       ; 0                                   ; 0                                 ; 0                                ; 0                                       ; 0                                   ; 0                                    ; 0                                 ; 0                                    ; 0                                     ; 0                                    ; 0                               ; 0                                ; 0                                  ; 0                                   ; 0                                  ; 0                                ; 0                               ; 0                                ; 0                                ; 0                                      ; 0                                ; 1                                    ;
+---------------------------------------------------+---------------------------------------+-----------------------------------------+-------------------------------------+------------------------------------+----------------------------------+------------------------------------------+-----------------------------------+------------------------------------------+------------------------------------------+---------------------------------------------------+-----------------------------------+-------------------------------------------------+----------------------------------------+-----------------------------------+------------------------------------+---------------------------------+-----------------------------------------+-------------------------------------+-----------------------------------+----------------------------------+-----------------------------------------+-------------------------------------+--------------------------------------+-----------------------------------+--------------------------------------+---------------------------------------+--------------------------------------+---------------------------------+----------------------------------+------------------------------------+-------------------------------------+------------------------------------+----------------------------------+---------------------------------+----------------------------------+----------------------------------+----------------------------------------+----------------------------------+--------------------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+
; Name                         ; theCpuCycle.cycleEnd ; theCpuCycle.cycleJump ; theCpuCycle.cycleStack4 ; theCpuCycle.cycleStack3 ; theCpuCycle.cycleStack2 ; theCpuCycle.cycleStack1 ; theCpuCycle.cycleWrite ; theCpuCycle.cyclePreWrite ; theCpuCycle.cycleRmw ; theCpuCycle.cycleRead2 ; theCpuCycle.cycleRead ; theCpuCycle.cyclePreRead ; theCpuCycle.cycleBranchPage ; theCpuCycle.cycleBranchTaken ; theCpuCycle.cycleIndirect ; theCpuCycle.cyclePreIndirect ; theCpuCycle.cycle3 ; theCpuCycle.opcodeFetch ; theCpuCycle.cycle2 ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+
; theCpuCycle.cycle2           ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 0                  ;
; theCpuCycle.opcodeFetch      ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 1                       ; 1                  ;
; theCpuCycle.cycle3           ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 1                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreIndirect ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 1                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleIndirect    ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 1                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleBranchTaken ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 1                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleBranchPage  ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 1                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreRead     ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 1                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRead        ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 1                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRead2       ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 1                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleRmw         ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 1                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cyclePreWrite    ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 1                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleWrite       ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 1                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack1      ; 0                    ; 0                     ; 0                       ; 0                       ; 0                       ; 1                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack2      ; 0                    ; 0                     ; 0                       ; 0                       ; 1                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack3      ; 0                    ; 0                     ; 0                       ; 1                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleStack4      ; 0                    ; 0                     ; 1                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleJump        ; 0                    ; 1                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
; theCpuCycle.cycleEnd         ; 1                    ; 0                     ; 0                       ; 0                       ; 0                       ; 0                       ; 0                      ; 0                         ; 0                    ; 0                      ; 0                     ; 0                        ; 0                           ; 0                            ; 0                         ; 0                            ; 0                  ; 0                       ; 1                  ;
+------------------------------+----------------------+-----------------------+-------------------------+-------------------------+-------------------------+-------------------------+------------------------+---------------------------+----------------------+------------------------+-----------------------+--------------------------+-----------------------------+------------------------------+---------------------------+------------------------------+--------------------+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                                ; Reason for Removal                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]                                             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]                                             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|short_write_r                                                                          ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_YR[15,16]                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_YG[16]                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_YB[0..4,13..16]                                                                                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UR[15,16]                                                                                               ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UG[16]                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UB[16]                                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_VG[0..2]                                                                                                ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_VB[14..16]                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                            ;
; sdram_ctrl:sdram_controller|r_psel[1,2]                                                                                                      ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[0]                                               ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[1]                                               ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[2]                                               ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[3]                                               ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[2]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[2]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|nmist_reg[5]                                            ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|halt_dly                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|so_reg                           ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1]                                             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1]                                             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|trig3_reg                                                 ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[1]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[1]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]                                             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]                                             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[0]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[0]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]             ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; seq_ph_reg                                                                                                                                   ; Lost fanout                                                                                                                                       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theOpcode[0..4]                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[1..6]                                                                                  ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[1..6,8..30]                                                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; sdram_ctrl:sdram_controller|r_bst_stp[1,2]                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[4]                                                                ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[0]                                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[3]                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[0]                                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[2]                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[0]                                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p0pl_reg[1]                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[1]                                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[3]                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[1]                                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p1pl_reg[2]                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p3pl_reg[2]                                               ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|p2pl_reg[3]                                        ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[4..6]                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[7]                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[0..2]                                 ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[3]                             ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[2][1]          ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[3][1] ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[2][0]          ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[3][0] ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[1][1]          ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[2][1] ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[1][0]          ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[2][0] ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[0][1]          ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[1][1] ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay|shift_reg[0][0]          ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay|shift_reg[1][0] ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_reg[4]                                        ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|cb2_edge_reg                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca2_edge_reg                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_reg[4]                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|ca1_edge_reg                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_reg[0]                                 ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|cb1_edge_reg                                                ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_reg[0]                                 ;
; hq_dac:dac_left|r_data_fwd_p1[0]                                                                                                             ; Merged with hq_dac:dac_right|r_data_fwd_p1[0]                                                                                                     ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot1_reg[7]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[7]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot2_reg[7]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[7]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot3_reg[7]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[7]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot4_reg[7]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[7]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot5_reg[7]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[7]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot6_reg[7]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[7]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot7_reg[7]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[7]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot1_reg[6]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[6]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot2_reg[6]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[6]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot3_reg[6]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[6]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot4_reg[6]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[6]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot5_reg[6]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[6]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot6_reg[6]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[6]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot7_reg[6]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[6]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot1_reg[5]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[5]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot2_reg[5]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[5]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot3_reg[5]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[5]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot4_reg[5]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[5]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot5_reg[5]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[5]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot6_reg[5]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[5]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot7_reg[5]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[5]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot1_reg[4]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[4]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot2_reg[4]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[4]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot3_reg[4]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[4]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot4_reg[4]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[4]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot5_reg[4]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[4]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot6_reg[4]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[4]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot7_reg[4]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[4]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot1_reg[3]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[3]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot2_reg[3]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[3]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot3_reg[3]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[3]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot4_reg[3]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[3]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot5_reg[3]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[3]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot6_reg[3]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[3]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot7_reg[3]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[3]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot1_reg[2]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[2]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot2_reg[2]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[2]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot3_reg[2]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[2]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot4_reg[2]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[2]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot5_reg[2]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[2]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot6_reg[2]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[2]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot7_reg[2]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[2]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot1_reg[1]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[1]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot2_reg[1]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[1]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot3_reg[1]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[1]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot4_reg[1]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[1]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot5_reg[1]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[1]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot6_reg[1]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[1]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot7_reg[1]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[1]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot1_reg[0]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[0]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot2_reg[0]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[0]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot3_reg[0]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[0]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot4_reg[0]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[0]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot5_reg[0]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[0]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot6_reg[0]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[0]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot7_reg[0]                                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot0_reg[0]                                                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[1..5]                  ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]              ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1..5]                  ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]              ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[1]                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]                      ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[1..3]                                                             ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[0]                                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot1_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot2_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot3_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot4_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot5_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot6_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot7_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CB1_reg                                                     ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|sio_in_reg                                              ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|CA1_reg                                              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot1_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot2_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot3_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot4_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot5_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot6_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot7_reg[7]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[7]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot1_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot2_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot3_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot4_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot5_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot6_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot7_reg[6]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[6]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot1_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot2_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot3_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot4_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot5_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot6_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot7_reg[5]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[5]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot1_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot2_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot3_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot4_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot5_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot6_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot7_reg[4]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[4]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot1_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot2_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot3_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot4_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot5_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot6_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot7_reg[3]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[3]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot1_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot2_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot3_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot4_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot5_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot6_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot7_reg[2]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[2]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot1_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot2_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot3_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot4_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot5_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot6_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot7_reg[1]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[1]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot1_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot2_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot3_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot4_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot5_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot6_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[0]                                      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot7_reg[0]                                             ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot0_reg[0]                                      ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|continue                                                                      ; Stuck at GND due to stuck port data_in                                                                                                            ;
; hq_dac:dac_right|r_data_fwd_p1[0]                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|key_held_reg                             ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|irq_reg                                  ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_YR[0]                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_YG[0]                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UG[0]                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_YR[1]                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_YG[1]                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UG[1]                                                                                                   ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|irqst_reg[6]                                                                            ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|keyboard_overrun_reg                                                                    ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[0]                     ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0]                     ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|state_reg[0]                             ; Stuck at GND due to stuck port data_in                                                                                                            ;
; hq_dac:dac_right|r_data_fwd_p1[1]                                                                                                            ; Stuck at GND due to stuck port data_in                                                                                                            ;
; hq_dac:dac_left|r_data_fwd_p1[1]                                                                                                             ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[31]                                                                 ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                               ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[0]                                                                                     ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[7]                                                                              ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|last_bit_rx[0]                                                                ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                               ;
; svideo:\gen_video_svideo:svideo|comp_UB[0]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_YB[5]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_VB[0]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_YB[5]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_VR[0]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_UR[0]                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_addr_reg                                                                                         ; Lost fanout                                                                                                                                       ;
; svideo:\gen_video_svideo:svideo|comp_UR[0]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_YR[2]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_VG[5]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_YG[4]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_VG[4]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_YG[3]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UG[3]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_YG[3]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_VG[3]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_YG[2]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UG[2]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_YG[2]                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg                        ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|control_pressed_reg                      ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg                        ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0..5]                         ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|irqen_reg[7]                                                                            ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|irqst_reg[7]                                                                            ; Stuck at VCC due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[4]                                                                                              ; Stuck at GND due to stuck port data_in                                                                                                            ;
; sdram_ctrl:sdram_controller|r_wr_bctr[2]                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                            ;
; sdram_ctrl:sdram_controller|r_rd_bctr[2]                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_valid_reg[7]                                    ; Lost fanout                                                                                                                                       ;
; sdram_ctrl:sdram_controller|r_sdram_addr[11]                                                                                                 ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[0]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[0]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[0]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[0]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[3]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[3]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[4]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[4]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[4]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[5]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[5]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[5]                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[0]                                                                  ; Merged with zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[7]                                                           ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[8]                       ; Merged with atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|opcInfo[4]                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_idle                                                                          ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult2                                                                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_binary_op_res                                                                 ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add_top                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_dup                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_dup_stk_b                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_or                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_and                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_store                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_add_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_shift                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_nop                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_im                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_load_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_store_sp                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_emulate                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_load                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_push_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_pc                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_pc_rel                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_not                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_flip                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_neq_branch                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_eq                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_loadb                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_mult                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_less_than                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_less_than_or_equal                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_lshr                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_u_less_than_or_equal                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_u_less_than                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_push_sp_add                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_call                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_call_pc_rel                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_sub                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_break                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_storeb                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_insn_fetch                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[3].dec_pop_down                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add_top                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_dup                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_dup_stk_b                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_or                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_and                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_store                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_add_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_shift                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_nop                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_im                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_load_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_store_sp                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_emulate                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_load                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_push_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_pc                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_pc_rel                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_not                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_flip                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_neq_branch                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_eq                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_loadb                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_mult                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_less_than                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_less_than_or_equal                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_lshr                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_u_less_than_or_equal                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_u_less_than                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_push_sp_add                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_call                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_call_pc_rel                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_sub                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_break                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_storeb                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_insn_fetch                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[2].dec_pop_down                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add_top                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_dup                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_dup_stk_b                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_or                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_and                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_store                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_add_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_shift                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_nop                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_im                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_load_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_store_sp                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_emulate                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_load                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_push_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_pc                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_pc_rel                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_not                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_flip                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_neq_branch                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_eq                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_loadb                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_mult                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_less_than                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_less_than_or_equal                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_lshr                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_u_less_than_or_equal                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_u_less_than                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_push_sp_add                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_call                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_call_pc_rel                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_sub                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_break                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_storeb                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_insn_fetch                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[1].dec_pop_down                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add_top                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_dup                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_dup_stk_b                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_or                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_and                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_store                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_add_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_shift                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_nop                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_im                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_load_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_store_sp                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_emulate                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_load                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_push_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_pc                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_pc_rel                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_not                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_flip                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_neq_branch                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_eq                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_loadb                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_mult                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_less_than                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_less_than_or_equal                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_lshr                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_u_less_than_or_equal                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_u_less_than                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_push_sp_add                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_call                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_call_pc_rel                                              ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_sub                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_break                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_storeb                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_insn_fetch                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tinsns[0].dec_pop_down                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add_top                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_dup                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_dup_stk_b                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_or                                                        ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_and                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_store                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_add_sp                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_shift                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_nop                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_im                                                        ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_load_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_store_sp                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_emulate                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_load                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_push_sp                                                   ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_pc                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_pc_rel                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_not                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_flip                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_sp                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_neq_branch                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_eq                                                        ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_loadb                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_mult                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_less_than                                                 ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_less_than_or_equal                                        ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_lshr                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_u_less_than_or_equal                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_u_less_than                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_push_sp_add                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_call                                                      ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_call_pc_rel                                               ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_sub                                                       ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_break                                                     ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_storeb                                                    ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_insn_fetch                                                ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|\opcode_control:tdecoded.dec_pop_down                                                  ; Lost fanout                                                                                                                                       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult3                                                                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_binary_op_res2                                                                ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state.st_mult4                                                                         ; Stuck at GND due to stuck port data_in                                                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add_sp                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_and                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_break                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_call                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_call_pc_rel                                                               ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_dup                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_dup_stk_b                                                                 ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_emulate                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_eq                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_flip                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_im                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_less_than                                                                 ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_less_than_or_equal                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_load                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_load_sp                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_loadb                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_lshr                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_mult                                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_neq_branch                                                                ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_nop                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_not                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_or                                                                        ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_down                                                                  ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_pc                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_pc_rel                                                                ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_pop_sp                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_push_sp                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_push_sp_add                                                               ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_shift                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_store                                                                     ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_store_sp                                                                  ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_storeb                                                                    ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_sub                                                                       ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_u_less_than                                                               ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_u_less_than_or_equal                                                      ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[1].dec_insn_fetch                                                                ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[2].dec_insn_fetch                                                                ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[3].dec_insn_fetch                                                                ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add                                                                       ; Stuck at GND due to stuck port data_in                                                                                                            ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div|count_reg[0]                                                  ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[0]                                                                            ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div|count_reg[1]                                                  ; Merged with enable_divider:enable_179_clock_div_zpu_pokey|count_reg[1]                                                                            ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_add_top                                                                   ; Merged with zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns[0].dec_insn_fetch                                                         ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer|value_reg[6,7] ; Lost fanout                                                                                                                                       ;
; svideo:\gen_video_svideo:svideo|comp_UR[3]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_VR[3]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UR[2]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_VR[2]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UB[1]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_VB[1]                                                                                            ;
; svideo:\gen_video_svideo:svideo|comp_UR[1]                                                                                                   ; Merged with svideo:\gen_video_svideo:svideo|comp_VR[1]                                                                                            ;
; sdram_ctrl:sdram_controller|r_wr_bctr[1]                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                            ;
; sdram_ctrl:sdram_controller|r_rd_bctr[1]                                                                                                     ; Stuck at GND due to stuck port data_in                                                                                                            ;
; Total Number of Removed Registers = 629                                                                                                      ;                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; Register name                                                                                                                    ; Reason for Removal        ; Registers Removed due to This Register                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------+
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|short_write_r                                                              ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[6],                                                                         ;
;                                                                                                                                  ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[5],                                                                         ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[4],                                                                         ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[3],                                                                         ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[2],                                                                         ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[1],                                                                         ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[6],                                                      ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[5],                                                      ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[4],                                                      ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[3],                                                      ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[2],                                                      ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[1],                                                      ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|keyboard_overrun_reg,                                                        ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[4]                                                                                   ;
; sdram_ctrl:sdram_controller|r_psel[2]                                                                                            ; Stuck at GND              ; sdram_ctrl:sdram_controller|r_bst_stp[2], sdram_ctrl:sdram_controller|r_bst_stp[1],                                               ;
;                                                                                                                                  ; due to stuck port data_in ; sdram_ctrl:sdram_controller|r_wr_bctr[2], sdram_ctrl:sdram_controller|r_rd_bctr[2],                                               ;
;                                                                                                                                  ;                           ; sdram_ctrl:sdram_controller|r_sdram_addr[11],                                                                                     ;
;                                                                                                                                  ;                           ; sdram_ctrl:sdram_controller|r_wr_bctr[1], sdram_ctrl:sdram_controller|r_rd_bctr[1]                                                ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[0]             ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1],             ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[2],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[3],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[4],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[5]              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[0]             ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[1],             ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[3],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[4],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[5]              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[0]             ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[1],             ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[2],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[3],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[5]              ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[0]             ; Stuck at GND              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[1],             ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[2],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[4],             ;
;                                                                                                                                  ;                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[5]              ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|shift_pressed_reg            ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[3],                ;
;                                                                                                                                  ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[2],                ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[1],                ;
;                                                                                                                                  ;                           ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[0]                 ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2]                                 ; Stuck at VCC              ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1],                                 ;
;                                                                                                                                  ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]                                  ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2]                                 ; Stuck at VCC              ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1],                                 ;
;                                                                                                                                  ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]                                  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[1], ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in3_synchronizer|ff_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[1], ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|synchronizer:sio_in2_synchronizer|ff_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[1], ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in3_synchronizer|ff_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[1], ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in2_synchronizer|ff_reg[0]  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[2] ; Stuck at VCC              ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[1], ;
;                                                                                                                                  ; due to stuck port data_in ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in1_synchronizer|ff_reg[0]  ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|break_pressed_reg            ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|irqen_reg[7],                                                                ;
;                                                                                                                                  ; due to stuck port data_in ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|irqst_reg[7]                                                                 ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_ratio[30]                                                     ; Stuck at GND              ; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|continue                                                           ;
;                                                                                                                                  ; due to stuck port data_in ;                                                                                                                                   ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[5]                ; Lost Fanouts              ; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|bincnt_reg[4]                 ;
+----------------------------------------------------------------------------------------------------------------------------------+---------------------------+-----------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 5256  ;
; Number of registers using Synchronous Clear  ; 147   ;
; Number of registers using Synchronous Load   ; 330   ;
; Number of registers using Asynchronous Clear ; 3496  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 3559  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Inverted Register Statistics                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Inverted Register                                                                                                                                        ; Fan out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; enable_divider:enable_179_clock_div_zpu_pokey|count_reg[1]                                                                                               ; 5       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div|count_reg[2]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div|count_reg[3]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div|count_reg[4]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div|count_reg[5]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div|count_reg[6]                                                              ; 2       ;
; ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div|count_reg[7]                                                              ; 2       ;
; sdram_ctrl:sdram_controller|r_sdram_cs_n                                                                                                                 ; 2       ;
; sdram_ctrl:sdram_controller|r_sdram_ras_n                                                                                                                ; 1       ;
; sdram_ctrl:sdram_controller|r_sdram_cas_n                                                                                                                ; 1       ;
; sdram_ctrl:sdram_controller|r_sdram_we_n                                                                                                                 ; 1       ;
; sdram_ctrl:sdram_controller|r_sdram_dqm_n[0]                                                                                                             ; 1       ;
; sdram_ctrl:sdram_controller|r_sdram_dqm_n[1]                                                                                                             ; 1       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|ss_n[0]                                                                                   ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[1]                                                     ; 7       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[1]                                                  ; 8       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[0]                                                  ; 8       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[0]                                                     ; 7       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[2]                                                  ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[2]                                                     ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[4]                                                  ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[4]                                                     ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[5]                                                  ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[5]                                                     ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[7]                                                     ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[7]                                                  ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[6]                                                  ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[6]                                                     ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_direction_reg[3]                                                  ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_output_reg[3]                                                     ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[0]                                                                                  ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|slave[0]                                                                                  ; 4       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[31]                                                                                 ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|busy                                                                                      ; 49      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_type_reg[2]                                             ; 11      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|irqst_reg[2]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[2] ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[2] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[2]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|consol_output_reg[2]                                                  ; 1       ;
; seq_reg[11]                                                                                                                                              ; 11      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|irqst_reg[3]                                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]                       ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[3] ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[3] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[11]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[3]                                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|irqst_reg[4]                                                        ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[4] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[4]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[4] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]                        ; 6       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[1]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|irqst_reg[1]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]                        ; 7       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[1] ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|consol_output_reg[1]                                                  ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|irqst_reg[5]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]                       ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[5] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[5] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[13]                       ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[5]                                                        ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[3]           ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[2]           ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[1]           ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div|count_reg[0]           ; 5       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|irqst_reg[7]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[15]                       ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[15]                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[7]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|irqst_reg[6]                                                        ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[6]                                                        ; 4       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0] ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|irqst_reg[0]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[0] ; 1       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|irqst_reg[0]                                                        ; 3       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|consol_output_reg[0]                                                  ; 1       ;
; zpucore:zpu|zpu_config_regs:config_regs|spi_speed_reg[7]                                                                                                 ; 4       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[15]                                                                                           ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[14]                                                                                           ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[13]                                                                                           ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[12]                                                                                           ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[11]                                                                                           ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[10]                                                                                           ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[9]                                                                                            ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[8]                                                                                            ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[7]                                                                                            ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[6]                                                                                            ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[5]                                                                                            ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[4]                                                                                            ; 11      ;
; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[3]                                                                                            ; 11      ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_destination_reg[1]                                        ; 8       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot_reset_reg                                                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_reset_reg                                                       ; 2       ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|nmi_shiftreg_reg[0]                                                 ; 3       ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|irqst_reg[1]                                                                                        ; 2       ;
; zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_poly_17_9:poly_17_19_lfsr|shift_reg[9]                                                        ; 2       ;
; zpucore:zpu|zpu_glue:zpu_and_glue|result_reg[1]                                                                                                          ; 31      ;
; Total number of inverted registers = 158*                                                                                                                ;         ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
* Table truncated at 100 items. To change the number of inverted registers reported, set the "Number of Inverted Registers Reported" option under Assignments->Settings->Analysis and Synthesis Settings->More Settings


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------+
; Register Name                                                                                                       ; Megafunction                                                                                                 ; Type ;
+---------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------+
; zpu_rom:zpu_rom1|q[0..31]                                                                                           ; zpu_rom:zpu_rom1|ROM_rtl_0                                                                                   ; RAM  ;
; zpucore:zpu|generic_ram_infer:ram_31_24|q_ram[0..7]                                                                 ; zpucore:zpu|generic_ram_infer:ram_31_24|ram_block_rtl_0                                                      ; RAM  ;
; zpucore:zpu|generic_ram_infer:ram23_16|q_ram[0..7]                                                                  ; zpucore:zpu|generic_ram_infer:ram23_16|ram_block_rtl_0                                                       ; RAM  ;
; zpucore:zpu|generic_ram_infer:ram_15_8|q_ram[0..7]                                                                  ; zpucore:zpu|generic_ram_infer:ram_15_8|ram_block_rtl_0                                                       ; RAM  ;
; zpucore:zpu|generic_ram_infer:ram_7_0|q_ram[0..7]                                                                   ; zpucore:zpu|generic_ram_infer:ram_7_0|ram_block_rtl_0                                                        ; RAM  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|volume_reg[0..15] ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|Ram0_rtl_0 ; RAM  ;
; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|volume_reg[0..15] ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|Ram0_rtl_0 ; RAM  ;
+---------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                                                                                                   ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mcc|sdram_ctrl:sdram_controller|r_rd_reg                                                                                                                       ;
; 3:1                ; 2 bits    ; 4 LEs         ; 0 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mcc|sdram_ctrl:sdram_controller|r_sdram_ba[1]                                                                                                                  ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|hcount_reg[6]                                                         ;
; 3:1                ; 5 bits    ; 10 LEs        ; 5 LEs                ; 5 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[4]                                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos|value_reg[7]                                ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2]                                 ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[1]                                 ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1]                                 ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[0]                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pot_counter_reg[1]                                                                                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count|value_reg[1]               ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count|value_reg[3]               ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[2] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay|shift_reg[1] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay|shift_reg[0] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[1] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay|shift_reg[2] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2] ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay|shift_reg[2] ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pot_counter_reg[4]                                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pot_counter_reg[6]                                                    ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|vcount_reg[5]                                                         ;
; 3:1                ; 4 bits    ; 8 LEs         ; 0 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[13]                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|display_list_address_low_temp_reg[3]                                  ;
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|compare_latch_reg[5]   ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_hr_reg[1]                                                        ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[2]                                                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[1]                                                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[4]                                                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer3|count_reg[1]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|count_reg[5]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer1|count_reg[1]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|count_reg[6]                             ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer|value_reg[0]                 ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0|count_reg[6]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|count_reg[0]                             ;
; 3:1                ; 9 bits    ; 18 LEs        ; 9 LEs                ; 9 LEs                  ; Yes        ; |atari800core_mcc|ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|byte_reg[7]                                                                                           ;
; 3:1                ; 11 bits   ; 22 LEs        ; 11 LEs               ; 11 LEs                 ; Yes        ; |atari800core_mcc|ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|ps2_shiftreg_reg[3]                                                                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[1]                                                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer2|count_reg[5]                             ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|count_reg[2]                             ;
; 3:1                ; 10 bits   ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|svideo:\gen_video_svideo:svideo|comp_Y2[10]                                                                                                                ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|shiftclock_reg[2]                                                     ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[28]                                                                                                           ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addrl_r[0]                                                                                           ;
; 4:1                ; 29 bits   ; 58 LEs        ; 29 LEs               ; 29 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|count[22]                                                                                   ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mcc|sdram_ctrl:sdram_controller|r_wr_bctr[2]                                                                                                                   ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|serin_shift_reg[2]                                                                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|serin_shift_reg[9]                                                    ;
; 4:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_shift_reg[5]                                                    ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|COLOUR_REG[5]                                                           ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[5]                                                   ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_reg[3]                                                    ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; Yes        ; |atari800core_mcc|sdram_ctrl:sdram_controller|r_rd_bctr[2]                                                                                                                   ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_15_div|count_reg[5]                   ;
; 4:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div|count_reg[1]                   ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|an_reg[0]                                                             ;
; 4:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mcc|ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|bitcount_reg[3]                                                                                       ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[1]                                                   ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_64_div|count_reg[1]                   ;
; 4:1                ; 5 bits    ; 10 LEs        ; 10 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div|count_reg[0]                   ;
; 4:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|HRCOLOUR_REG[1]                                                         ;
; 7:1                ; 11 bits   ; 44 LEs        ; 0 LEs                ; 44 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_addr_reg[14]                                                                                                         ;
; 4:1                ; 8 bits    ; 16 LEs        ; 0 LEs                ; 16 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|T[4]                                           ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|clk_toggles[4]                                                                              ;
; 4:1                ; 32 bits   ; 64 LEs        ; 32 LEs               ; 32 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pause_reg[23]                                                                                                      ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|serin_bitcount_reg[0]                                                                                 ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|serout_bitcount_reg[1]                                                                                ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|serout_shift_reg[1]                                                                                   ;
; 16:1               ; 2 bits    ; 20 LEs        ; 14 LEs               ; 6 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|instruction_final_row_reg[0]                                          ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|serin_bitcount_reg[3]                                                 ;
; 5:1                ; 4 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serin_bitcount_reg[3]                                                 ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|serout_bitcount_reg[1]                                                ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|serout_shift_reg[3]                                                   ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serout_bitcount_reg[0]                                                ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|serout_shift_reg[3]                                                   ;
; 5:1                ; 6 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|display_shift_reg[3]                                                  ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp0_reg[0]                                                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp1_reg[3]                                                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp2_reg[1]                                                           ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafp3_reg[1]                                                           ;
; 5:1                ; 8 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|S[3]                                           ;
; 6:1                ; 4 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[11]                 ;
; 6:1                ; 8 bits    ; 32 LEs        ; 8 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan|value_reg[0]                  ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count|value_reg[3]                   ;
; 6:1                ; 8 bits    ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|doReg[4]                                       ;
; 7:1                ; 6 bits    ; 24 LEs        ; 6 LEs                ; 18 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[15]                ;
; 7:1                ; 3 bits    ; 12 LEs        ; 6 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|COLOUR_REG[3]                                                           ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[1]                                                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[3]                                                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[4]                                                            ;
; 6:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|grafm_reg[7]                                                            ;
; 7:1                ; 16 bits   ; 64 LEs        ; 16 LEs               ; 48 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|PC[3]                                          ;
; 8:1                ; 9 bits    ; 45 LEs        ; 18 LEs               ; 27 LEs                 ; Yes        ; |atari800core_mcc|sdram_ctrl:sdram_controller|r_sdram_addr[6]                                                                                                                ;
; 8:1                ; 7 bits    ; 35 LEs        ; 14 LEs               ; 21 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1|tx_buffer[1]                                                                                ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0|shift_reg[1]                                       ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1|shift_reg[2]                                       ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2|shift_reg[4]                                       ;
; 8:1                ; 5 bits    ; 25 LEs        ; 0 LEs                ; 25 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3|shift_reg[3]                                       ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0|shift_reg[6]                                        ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player1|shift_reg[6]                                        ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player2|shift_reg[4]                                        ;
; 8:1                ; 6 bits    ; 30 LEs        ; 6 LEs                ; 24 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player3|shift_reg[5]                                        ;
; 9:1                ; 8 bits    ; 48 LEs        ; 16 LEs               ; 32 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[3]                 ;
; 9:1                ; 2 bits    ; 12 LEs        ; 4 LEs                ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list|value_reg[9]                 ;
; 9:1                ; 7 bits    ; 42 LEs        ; 28 LEs               ; 14 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[15]                                     ;
; 5:1                ; 10 bits   ; 30 LEs        ; 0 LEs                ; 30 LEs                 ; Yes        ; |atari800core_mcc|ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|key_value_last_reg[7]                                                                                 ;
; 6:1                ; 10 bits   ; 40 LEs        ; 10 LEs               ; 30 LEs                 ; Yes        ; |atari800core_mcc|ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|key_value_reg[3]                                                                                      ;
; 11:1               ; 6 bits    ; 42 LEs        ; 30 LEs               ; 12 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|myAddr[3]                                      ;
; 12:1               ; 2 bits    ; 16 LEs        ; 12 LEs               ; 4 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_fetch_destination_reg[0]                                          ;
; 13:1               ; 5 bits    ; 40 LEs        ; 15 LEs               ; 25 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[11]                                                   ;
; 10:1               ; 4 bits    ; 24 LEs        ; 16 LEs               ; 8 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[6]                                                    ;
; 10:1               ; 3 bits    ; 18 LEs        ; 12 LEs               ; 6 LEs                  ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dma_address_reg[0]                                                    ;
; 3:1                ; 24 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|data_o[14]                                                                                           ;
; 21:1               ; 19 bits   ; 266 LEs       ; 38 LEs               ; 228 LEs                ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[11]                                                                                             ;
; 21:1               ; 5 bits    ; 70 LEs        ; 15 LEs               ; 55 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|pc_r[8]                                                                                              ;
; 18:1               ; 8 bits    ; 96 LEs        ; 24 LEs               ; 72 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[18]                                                                                             ;
; 17:1               ; 21 bits   ; 231 LEs       ; 252 LEs              ; -21 LEs                ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|addr_r[13]                                                                                           ;
; 2326:1             ; 8 bits    ; 12400 LEs     ; 464 LEs              ; 11936 LEs              ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|zpu_di_reg[15]                                                                                                           ;
; 3:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[4]   ;
; 4:1                ; 6 bits    ; 12 LEs        ; 0 LEs                ; 12 LEs                 ; Yes        ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_keyboard_scanner:pokey_keyboard_scanner1|keycode_latch_reg[2]   ;
; 12:1               ; 31 bits   ; 248 LEs       ; 62 LEs               ; 186 LEs                ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|b_r[6]                                                                                               ;
; 18:1               ; 13 bits   ; 156 LEs       ; 39 LEs               ; 117 LEs                ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|sp_r[15]                                                                                             ;
; 30:1               ; 8 bits    ; 160 LEs       ; 128 LEs              ; 32 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[27]                                                                                              ;
; 33:1               ; 3 bits    ; 66 LEs        ; 36 LEs               ; 30 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[4]                                                                                               ;
; 34:1               ; 14 bits   ; 308 LEs       ; 210 LEs              ; 98 LEs                 ; Yes        ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|a_r[17]                                                                                              ;
; 3:1                ; 85 bits   ; 170 LEs       ; 85 LEs               ; 85 LEs                 ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insns                                                                                                ;
; 3:1                ; 266 bits  ; 532 LEs       ; 266 LEs              ; 266 LEs                ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tinsns                                                                                               ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                             ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|tdecoded                                                                                             ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Mux3                                                                                                 ;
; 3:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux23                                                         ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux140                                                        ;
; 3:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|theCpuCycle                                    ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add20                                          ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|audf1_next[0]                                                                                         ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|Mux3                                                                  ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|porta_control_next[5]                                                     ;
; 3:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|portb_control_next[5]                                                     ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\calcNextOpcode:myNextOpcode[3]                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|audf1_next[4]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf1_next[1]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|audf2_next[3]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf2_next[5]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|audf3_next[2]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf3_next[3]                                                         ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|skctl_next[0]                                                         ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|skctl_next[0]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|\processAluInput:temp[6]                       ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|skctl_next[1]                                                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|audf3_next[2]                                                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|audf2_next[7]                                                                                         ;
; 3:1                ; 24 bits   ; 48 LEs        ; 48 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux74                                                         ;
; 3:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |atari800core_mcc|ram_bena_next                                                                                                                                              ;
; 3:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |atari800core_mcc|ram_di_next                                                                                                                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|ram_di_next                                                                                                                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|line_buffer_data_in[7]                                                ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|audf0_next[4]                                                                                         ;
; 3:1                ; 7 bits    ; 14 LEs        ; 7 LEs                ; 7 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|dmactl_delayed_reg[2]                                                 ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|audf0_next[3]                                                         ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|audf0_next[5]                                                         ;
; 3:1                ; 3 bits    ; 6 LEs         ; 6 LEs                ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|playfield_dma_end_cycle[1]                                            ;
; 4:1                ; 11 bits   ; 22 LEs        ; 22 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux116                                                        ;
; 4:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[11]                                                ;
; 3:1                ; 16 bits   ; 32 LEs        ; 32 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_config_regs:config_regs|spi_dma_addr_next[2]                                                                                               ;
; 3:1                ; 8 bits    ; 16 LEs        ; 8 LEs                ; 8 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3                                           ;
; 8:1                ; 8 bits    ; 40 LEs        ; 24 LEs               ; 16 LEs                 ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux14                                          ;
; 4:1                ; 3 bits    ; 6 LEs         ; 3 LEs                ; 3 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux23                                          ;
; 7:1                ; 12 bits   ; 48 LEs        ; 12 LEs               ; 36 LEs                 ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|Mux28                                                                                                                    ;
; 6:1                ; 8 bits    ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux104                                                        ;
; 9:1                ; 9 bits    ; 54 LEs        ; 27 LEs               ; 27 LEs                 ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|Mux100                                                        ;
; 4:1                ; 8 bits    ; 16 LEs        ; 16 LEs               ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add3                                           ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_modify_next[7]                                                ;
; 5:1                ; 4 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_bk_modify_next[1]                                                ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|active_pf2_collision_live                                               ;
; 5:1                ; 5 bits    ; 15 LEs        ; 5 LEs                ; 10 LEs                 ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux20                                          ;
; 7:1                ; 6 bits    ; 24 LEs        ; 18 LEs               ; 6 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux7                                           ;
; 7:1                ; 2 bits    ; 8 LEs         ; 2 LEs                ; 6 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|data_live[1]                                                          ;
; 64:1               ; 8 bits    ; 336 LEs       ; 256 LEs              ; 80 LEs                 ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|DATA_OUT[6]                                        ;
; 12:1               ; 2 bits    ; 16 LEs        ; 4 LEs                ; 12 LEs                 ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux31                                          ;
; 14:1               ; 2 bits    ; 18 LEs        ; 4 LEs                ; 14 LEs                 ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Mux28                                          ;
; 12:1               ; 35 bits   ; 280 LEs       ; 210 LEs              ; 70 LEs                 ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                 ;
; 7:1                ; 2 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[22]                                                ;
; 35:1               ; 20 bits   ; 460 LEs       ; 120 LEs              ; 340 LEs                ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|Mux53                                                                                                                    ;
; 35:1               ; 4 bits    ; 92 LEs        ; 28 LEs               ; 64 LEs                 ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|Mux71                                                                                                                    ;
; 14:1               ; 3 bits    ; 27 LEs        ; 18 LEs               ; 9 LEs                  ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|insn                                                                                                 ;
; 1:1                ; 8 bits    ; 0 LEs         ; 0 LEs                ; 0 LEs                  ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter|Add0                                           ;
; 15:1               ; 2 bits    ; 20 LEs        ; 6 LEs                ; 14 LEs                 ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|SDRAM_ADDR[15]                                                ;
; 48:1               ; 2 bits    ; 64 LEs        ; 30 LEs               ; 34 LEs                 ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|Mux76                                                                                                                    ;
; 48:1               ; 3 bits    ; 96 LEs        ; 42 LEs               ; 54 LEs                 ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|Mux78                                                                                                                    ;
; 552:1              ; 2 bits    ; 736 LEs       ; 42 LEs               ; 694 LEs                ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|MEMORY_DATA[4]                                                ;
; 552:1              ; 2 bits    ; 736 LEs       ; 40 LEs               ; 696 LEs                ; No         ; |atari800core_mcc|atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1|MEMORY_DATA[7]                                                ;
; 9:1                ; 3 bits    ; 18 LEs        ; 3 LEs                ; 15 LEs                 ; No         ; |atari800core_mcc|zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|state                                                                                                ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component|altsyncram_i742:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                        ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                         ;
+---------------------------------+--------------------+------+-------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Source assignments for zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0|altsyncram_cc71:auto_generated ;
+---------------------------------+--------------------+------+-------------------------------+
; Assignment                      ; Value              ; From ; To                            ;
+---------------------------------+--------------------+------+-------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                             ;
+---------------------------------+--------------------+------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated ;
+---------------------------------+--------------------+------+------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                         ;
+---------------------------------+--------------------+------+------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                          ;
+---------------------------------+--------------------+------+------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                        ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                         ;
+---------------------------------+--------------------+------+-----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Source assignments for zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0|altsyncram_9f41:auto_generated ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                       ;
+---------------------------------+--------------------+------+----------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                        ;
+---------------------------------+--------------------+------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0|altsyncram_kt71:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Source assignments for atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|altsyncram:Ram0_rtl_0|altsyncram_kt71:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                                                                              ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                                                                               ;
+---------------------------------+--------------------+------+-----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |atari800core_mcc ;
+----------------+-------+---------------------------------------------------------+
; Parameter Name ; Value ; Type                                                    ;
+----------------+-------+---------------------------------------------------------+
; tv             ; 1     ; Untyped                                                 ;
; video          ; 1     ; Untyped                                                 ;
; scandouble     ; 0     ; Untyped                                                 ;
; internal_rom   ; 0     ; Untyped                                                 ;
; internal_ram   ; 0     ; Untyped                                                 ;
; ext_clock      ; 0     ; Untyped                                                 ;
+----------------+-------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component ;
+-------------------------------+---------------------------+---------------------------------------------------+
; Parameter Name                ; Value                     ; Type                                              ;
+-------------------------------+---------------------------+---------------------------------------------------+
; OPERATION_MODE                ; NORMAL                    ; Untyped                                           ;
; PLL_TYPE                      ; AUTO                      ; Untyped                                           ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pal_pll ; Untyped                                           ;
; QUALIFY_CONF_DONE             ; OFF                       ; Untyped                                           ;
; COMPENSATE_CLOCK              ; CLK0                      ; Untyped                                           ;
; SCAN_CHAIN                    ; LONG                      ; Untyped                                           ;
; PRIMARY_CLOCK                 ; INCLK0                    ; Untyped                                           ;
; INCLK0_INPUT_FREQUENCY        ; 200000                    ; Signed Integer                                    ;
; INCLK1_INPUT_FREQUENCY        ; 0                         ; Untyped                                           ;
; GATE_LOCK_SIGNAL              ; NO                        ; Untyped                                           ;
; GATE_LOCK_COUNTER             ; 0                         ; Untyped                                           ;
; LOCK_HIGH                     ; 1                         ; Untyped                                           ;
; LOCK_LOW                      ; 1                         ; Untyped                                           ;
; VALID_LOCK_MULTIPLIER         ; 1                         ; Untyped                                           ;
; INVALID_LOCK_MULTIPLIER       ; 5                         ; Untyped                                           ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                       ; Untyped                                           ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                       ; Untyped                                           ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                       ; Untyped                                           ;
; SKIP_VCO                      ; OFF                       ; Untyped                                           ;
; SWITCH_OVER_COUNTER           ; 0                         ; Untyped                                           ;
; SWITCH_OVER_TYPE              ; AUTO                      ; Untyped                                           ;
; FEEDBACK_SOURCE               ; EXTCLK0                   ; Untyped                                           ;
; BANDWIDTH                     ; 0                         ; Untyped                                           ;
; BANDWIDTH_TYPE                ; LOW                       ; Untyped                                           ;
; SPREAD_FREQUENCY              ; 0                         ; Untyped                                           ;
; DOWN_SPREAD                   ; 0                         ; Untyped                                           ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                       ; Untyped                                           ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                       ; Untyped                                           ;
; CLK9_MULTIPLY_BY              ; 0                         ; Untyped                                           ;
; CLK8_MULTIPLY_BY              ; 0                         ; Untyped                                           ;
; CLK7_MULTIPLY_BY              ; 0                         ; Untyped                                           ;
; CLK6_MULTIPLY_BY              ; 0                         ; Untyped                                           ;
; CLK5_MULTIPLY_BY              ; 1                         ; Untyped                                           ;
; CLK4_MULTIPLY_BY              ; 1                         ; Untyped                                           ;
; CLK3_MULTIPLY_BY              ; 1                         ; Untyped                                           ;
; CLK2_MULTIPLY_BY              ; 1                         ; Untyped                                           ;
; CLK1_MULTIPLY_BY              ; 1                         ; Untyped                                           ;
; CLK0_MULTIPLY_BY              ; 227                       ; Signed Integer                                    ;
; CLK9_DIVIDE_BY                ; 0                         ; Untyped                                           ;
; CLK8_DIVIDE_BY                ; 0                         ; Untyped                                           ;
; CLK7_DIVIDE_BY                ; 0                         ; Untyped                                           ;
; CLK6_DIVIDE_BY                ; 0                         ; Untyped                                           ;
; CLK5_DIVIDE_BY                ; 1                         ; Untyped                                           ;
; CLK4_DIVIDE_BY                ; 1                         ; Untyped                                           ;
; CLK3_DIVIDE_BY                ; 1                         ; Untyped                                           ;
; CLK2_DIVIDE_BY                ; 1                         ; Untyped                                           ;
; CLK1_DIVIDE_BY                ; 1                         ; Untyped                                           ;
; CLK0_DIVIDE_BY                ; 40                        ; Signed Integer                                    ;
; CLK9_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK8_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK7_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK6_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK5_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK4_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK3_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK2_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK1_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK0_PHASE_SHIFT              ; 0                         ; Untyped                                           ;
; CLK5_TIME_DELAY               ; 0                         ; Untyped                                           ;
; CLK4_TIME_DELAY               ; 0                         ; Untyped                                           ;
; CLK3_TIME_DELAY               ; 0                         ; Untyped                                           ;
; CLK2_TIME_DELAY               ; 0                         ; Untyped                                           ;
; CLK1_TIME_DELAY               ; 0                         ; Untyped                                           ;
; CLK0_TIME_DELAY               ; 0                         ; Untyped                                           ;
; CLK9_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK8_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK7_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK6_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK5_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK4_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK3_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK2_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK1_DUTY_CYCLE               ; 50                        ; Untyped                                           ;
; CLK0_DUTY_CYCLE               ; 50                        ; Signed Integer                                    ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                       ; Untyped                                           ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                       ; Untyped                                           ;
; LOCK_WINDOW_UI                ;  0.05                     ; Untyped                                           ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                    ; Untyped                                           ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                    ; Untyped                                           ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                    ; Untyped                                           ;
; DPA_MULTIPLY_BY               ; 0                         ; Untyped                                           ;
; DPA_DIVIDE_BY                 ; 1                         ; Untyped                                           ;
; DPA_DIVIDER                   ; 0                         ; Untyped                                           ;
; EXTCLK3_MULTIPLY_BY           ; 1                         ; Untyped                                           ;
; EXTCLK2_MULTIPLY_BY           ; 1                         ; Untyped                                           ;
; EXTCLK1_MULTIPLY_BY           ; 1                         ; Untyped                                           ;
; EXTCLK0_MULTIPLY_BY           ; 1                         ; Untyped                                           ;
; EXTCLK3_DIVIDE_BY             ; 1                         ; Untyped                                           ;
; EXTCLK2_DIVIDE_BY             ; 1                         ; Untyped                                           ;
; EXTCLK1_DIVIDE_BY             ; 1                         ; Untyped                                           ;
; EXTCLK0_DIVIDE_BY             ; 1                         ; Untyped                                           ;
; EXTCLK3_PHASE_SHIFT           ; 0                         ; Untyped                                           ;
; EXTCLK2_PHASE_SHIFT           ; 0                         ; Untyped                                           ;
; EXTCLK1_PHASE_SHIFT           ; 0                         ; Untyped                                           ;
; EXTCLK0_PHASE_SHIFT           ; 0                         ; Untyped                                           ;
; EXTCLK3_TIME_DELAY            ; 0                         ; Untyped                                           ;
; EXTCLK2_TIME_DELAY            ; 0                         ; Untyped                                           ;
; EXTCLK1_TIME_DELAY            ; 0                         ; Untyped                                           ;
; EXTCLK0_TIME_DELAY            ; 0                         ; Untyped                                           ;
; EXTCLK3_DUTY_CYCLE            ; 50                        ; Untyped                                           ;
; EXTCLK2_DUTY_CYCLE            ; 50                        ; Untyped                                           ;
; EXTCLK1_DUTY_CYCLE            ; 50                        ; Untyped                                           ;
; EXTCLK0_DUTY_CYCLE            ; 50                        ; Untyped                                           ;
; VCO_MULTIPLY_BY               ; 0                         ; Untyped                                           ;
; VCO_DIVIDE_BY                 ; 0                         ; Untyped                                           ;
; SCLKOUT0_PHASE_SHIFT          ; 0                         ; Untyped                                           ;
; SCLKOUT1_PHASE_SHIFT          ; 0                         ; Untyped                                           ;
; VCO_MIN                       ; 0                         ; Untyped                                           ;
; VCO_MAX                       ; 0                         ; Untyped                                           ;
; VCO_CENTER                    ; 0                         ; Untyped                                           ;
; PFD_MIN                       ; 0                         ; Untyped                                           ;
; PFD_MAX                       ; 0                         ; Untyped                                           ;
; M_INITIAL                     ; 0                         ; Untyped                                           ;
; M                             ; 0                         ; Untyped                                           ;
; N                             ; 1                         ; Untyped                                           ;
; M2                            ; 1                         ; Untyped                                           ;
; N2                            ; 1                         ; Untyped                                           ;
; SS                            ; 1                         ; Untyped                                           ;
; C0_HIGH                       ; 0                         ; Untyped                                           ;
; C1_HIGH                       ; 0                         ; Untyped                                           ;
; C2_HIGH                       ; 0                         ; Untyped                                           ;
; C3_HIGH                       ; 0                         ; Untyped                                           ;
; C4_HIGH                       ; 0                         ; Untyped                                           ;
; C5_HIGH                       ; 0                         ; Untyped                                           ;
; C6_HIGH                       ; 0                         ; Untyped                                           ;
; C7_HIGH                       ; 0                         ; Untyped                                           ;
; C8_HIGH                       ; 0                         ; Untyped                                           ;
; C9_HIGH                       ; 0                         ; Untyped                                           ;
; C0_LOW                        ; 0                         ; Untyped                                           ;
; C1_LOW                        ; 0                         ; Untyped                                           ;
; C2_LOW                        ; 0                         ; Untyped                                           ;
; C3_LOW                        ; 0                         ; Untyped                                           ;
; C4_LOW                        ; 0                         ; Untyped                                           ;
; C5_LOW                        ; 0                         ; Untyped                                           ;
; C6_LOW                        ; 0                         ; Untyped                                           ;
; C7_LOW                        ; 0                         ; Untyped                                           ;
; C8_LOW                        ; 0                         ; Untyped                                           ;
; C9_LOW                        ; 0                         ; Untyped                                           ;
; C0_INITIAL                    ; 0                         ; Untyped                                           ;
; C1_INITIAL                    ; 0                         ; Untyped                                           ;
; C2_INITIAL                    ; 0                         ; Untyped                                           ;
; C3_INITIAL                    ; 0                         ; Untyped                                           ;
; C4_INITIAL                    ; 0                         ; Untyped                                           ;
; C5_INITIAL                    ; 0                         ; Untyped                                           ;
; C6_INITIAL                    ; 0                         ; Untyped                                           ;
; C7_INITIAL                    ; 0                         ; Untyped                                           ;
; C8_INITIAL                    ; 0                         ; Untyped                                           ;
; C9_INITIAL                    ; 0                         ; Untyped                                           ;
; C0_MODE                       ; BYPASS                    ; Untyped                                           ;
; C1_MODE                       ; BYPASS                    ; Untyped                                           ;
; C2_MODE                       ; BYPASS                    ; Untyped                                           ;
; C3_MODE                       ; BYPASS                    ; Untyped                                           ;
; C4_MODE                       ; BYPASS                    ; Untyped                                           ;
; C5_MODE                       ; BYPASS                    ; Untyped                                           ;
; C6_MODE                       ; BYPASS                    ; Untyped                                           ;
; C7_MODE                       ; BYPASS                    ; Untyped                                           ;
; C8_MODE                       ; BYPASS                    ; Untyped                                           ;
; C9_MODE                       ; BYPASS                    ; Untyped                                           ;
; C0_PH                         ; 0                         ; Untyped                                           ;
; C1_PH                         ; 0                         ; Untyped                                           ;
; C2_PH                         ; 0                         ; Untyped                                           ;
; C3_PH                         ; 0                         ; Untyped                                           ;
; C4_PH                         ; 0                         ; Untyped                                           ;
; C5_PH                         ; 0                         ; Untyped                                           ;
; C6_PH                         ; 0                         ; Untyped                                           ;
; C7_PH                         ; 0                         ; Untyped                                           ;
; C8_PH                         ; 0                         ; Untyped                                           ;
; C9_PH                         ; 0                         ; Untyped                                           ;
; L0_HIGH                       ; 1                         ; Untyped                                           ;
; L1_HIGH                       ; 1                         ; Untyped                                           ;
; G0_HIGH                       ; 1                         ; Untyped                                           ;
; G1_HIGH                       ; 1                         ; Untyped                                           ;
; G2_HIGH                       ; 1                         ; Untyped                                           ;
; G3_HIGH                       ; 1                         ; Untyped                                           ;
; E0_HIGH                       ; 1                         ; Untyped                                           ;
; E1_HIGH                       ; 1                         ; Untyped                                           ;
; E2_HIGH                       ; 1                         ; Untyped                                           ;
; E3_HIGH                       ; 1                         ; Untyped                                           ;
; L0_LOW                        ; 1                         ; Untyped                                           ;
; L1_LOW                        ; 1                         ; Untyped                                           ;
; G0_LOW                        ; 1                         ; Untyped                                           ;
; G1_LOW                        ; 1                         ; Untyped                                           ;
; G2_LOW                        ; 1                         ; Untyped                                           ;
; G3_LOW                        ; 1                         ; Untyped                                           ;
; E0_LOW                        ; 1                         ; Untyped                                           ;
; E1_LOW                        ; 1                         ; Untyped                                           ;
; E2_LOW                        ; 1                         ; Untyped                                           ;
; E3_LOW                        ; 1                         ; Untyped                                           ;
; L0_INITIAL                    ; 1                         ; Untyped                                           ;
; L1_INITIAL                    ; 1                         ; Untyped                                           ;
; G0_INITIAL                    ; 1                         ; Untyped                                           ;
; G1_INITIAL                    ; 1                         ; Untyped                                           ;
; G2_INITIAL                    ; 1                         ; Untyped                                           ;
; G3_INITIAL                    ; 1                         ; Untyped                                           ;
; E0_INITIAL                    ; 1                         ; Untyped                                           ;
; E1_INITIAL                    ; 1                         ; Untyped                                           ;
; E2_INITIAL                    ; 1                         ; Untyped                                           ;
; E3_INITIAL                    ; 1                         ; Untyped                                           ;
; L0_MODE                       ; BYPASS                    ; Untyped                                           ;
; L1_MODE                       ; BYPASS                    ; Untyped                                           ;
; G0_MODE                       ; BYPASS                    ; Untyped                                           ;
; G1_MODE                       ; BYPASS                    ; Untyped                                           ;
; G2_MODE                       ; BYPASS                    ; Untyped                                           ;
; G3_MODE                       ; BYPASS                    ; Untyped                                           ;
; E0_MODE                       ; BYPASS                    ; Untyped                                           ;
; E1_MODE                       ; BYPASS                    ; Untyped                                           ;
; E2_MODE                       ; BYPASS                    ; Untyped                                           ;
; E3_MODE                       ; BYPASS                    ; Untyped                                           ;
; L0_PH                         ; 0                         ; Untyped                                           ;
; L1_PH                         ; 0                         ; Untyped                                           ;
; G0_PH                         ; 0                         ; Untyped                                           ;
; G1_PH                         ; 0                         ; Untyped                                           ;
; G2_PH                         ; 0                         ; Untyped                                           ;
; G3_PH                         ; 0                         ; Untyped                                           ;
; E0_PH                         ; 0                         ; Untyped                                           ;
; E1_PH                         ; 0                         ; Untyped                                           ;
; E2_PH                         ; 0                         ; Untyped                                           ;
; E3_PH                         ; 0                         ; Untyped                                           ;
; M_PH                          ; 0                         ; Untyped                                           ;
; C1_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; C2_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; C3_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; C4_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; C5_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; C6_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; C7_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; C8_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; C9_USE_CASC_IN                ; OFF                       ; Untyped                                           ;
; CLK0_COUNTER                  ; G0                        ; Untyped                                           ;
; CLK1_COUNTER                  ; G0                        ; Untyped                                           ;
; CLK2_COUNTER                  ; G0                        ; Untyped                                           ;
; CLK3_COUNTER                  ; G0                        ; Untyped                                           ;
; CLK4_COUNTER                  ; G0                        ; Untyped                                           ;
; CLK5_COUNTER                  ; G0                        ; Untyped                                           ;
; CLK6_COUNTER                  ; E0                        ; Untyped                                           ;
; CLK7_COUNTER                  ; E1                        ; Untyped                                           ;
; CLK8_COUNTER                  ; E2                        ; Untyped                                           ;
; CLK9_COUNTER                  ; E3                        ; Untyped                                           ;
; L0_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; L1_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; G0_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; G1_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; G2_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; G3_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; E0_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; E1_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; E2_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; E3_TIME_DELAY                 ; 0                         ; Untyped                                           ;
; M_TIME_DELAY                  ; 0                         ; Untyped                                           ;
; N_TIME_DELAY                  ; 0                         ; Untyped                                           ;
; EXTCLK3_COUNTER               ; E3                        ; Untyped                                           ;
; EXTCLK2_COUNTER               ; E2                        ; Untyped                                           ;
; EXTCLK1_COUNTER               ; E1                        ; Untyped                                           ;
; EXTCLK0_COUNTER               ; E0                        ; Untyped                                           ;
; ENABLE0_COUNTER               ; L0                        ; Untyped                                           ;
; ENABLE1_COUNTER               ; L0                        ; Untyped                                           ;
; CHARGE_PUMP_CURRENT           ; 2                         ; Untyped                                           ;
; LOOP_FILTER_R                 ;  1.000000                 ; Untyped                                           ;
; LOOP_FILTER_C                 ; 5                         ; Untyped                                           ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                      ; Untyped                                           ;
; LOOP_FILTER_R_BITS            ; 9999                      ; Untyped                                           ;
; LOOP_FILTER_C_BITS            ; 9999                      ; Untyped                                           ;
; VCO_POST_SCALE                ; 0                         ; Untyped                                           ;
; CLK2_OUTPUT_FREQUENCY         ; 0                         ; Untyped                                           ;
; CLK1_OUTPUT_FREQUENCY         ; 0                         ; Untyped                                           ;
; CLK0_OUTPUT_FREQUENCY         ; 0                         ; Untyped                                           ;
; INTENDED_DEVICE_FAMILY        ; Cyclone III               ; Untyped                                           ;
; PORT_CLKENA0                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKENA1                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKENA2                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKENA3                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKENA4                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKENA5                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_EXTCLK0                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_EXTCLK1                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_EXTCLK2                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_EXTCLK3                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKBAD0                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKBAD1                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK0                     ; PORT_USED                 ; Untyped                                           ;
; PORT_CLK1                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK2                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK3                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK4                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK5                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK6                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK7                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK8                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLK9                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCANDATA                 ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCANDATAOUT              ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCANDONE                 ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKLOSS                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_INCLK1                   ; PORT_UNUSED               ; Untyped                                           ;
; PORT_INCLK0                   ; PORT_USED                 ; Untyped                                           ;
; PORT_FBIN                     ; PORT_UNUSED               ; Untyped                                           ;
; PORT_PLLENA                   ; PORT_UNUSED               ; Untyped                                           ;
; PORT_CLKSWITCH                ; PORT_UNUSED               ; Untyped                                           ;
; PORT_ARESET                   ; PORT_UNUSED               ; Untyped                                           ;
; PORT_PFDENA                   ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCANCLK                  ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCANACLR                 ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCANREAD                 ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCANWRITE                ; PORT_UNUSED               ; Untyped                                           ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_LOCKED                   ; PORT_USED                 ; Untyped                                           ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED               ; Untyped                                           ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_PHASEDONE                ; PORT_UNUSED               ; Untyped                                           ;
; PORT_PHASESTEP                ; PORT_UNUSED               ; Untyped                                           ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED               ; Untyped                                           ;
; PORT_SCANCLKENA               ; PORT_UNUSED               ; Untyped                                           ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED               ; Untyped                                           ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY         ; Untyped                                           ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY         ; Untyped                                           ;
; M_TEST_SOURCE                 ; 5                         ; Untyped                                           ;
; C0_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C1_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C2_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C3_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C4_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C5_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C6_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C7_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C8_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; C9_TEST_SOURCE                ; 5                         ; Untyped                                           ;
; CBXI_PARAMETER                ; pal_pll_altpll            ; Untyped                                           ;
; VCO_FREQUENCY_CONTROL         ; AUTO                      ; Untyped                                           ;
; VCO_PHASE_SHIFT_STEP          ; 0                         ; Untyped                                           ;
; WIDTH_CLOCK                   ; 5                         ; Signed Integer                                    ;
; WIDTH_PHASECOUNTERSELECT      ; 4                         ; Untyped                                           ;
; USING_FBMIMICBIDIR_PORT       ; OFF                       ; Untyped                                           ;
; DEVICE_FAMILY                 ; Cyclone III               ; Untyped                                           ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                    ; Untyped                                           ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                       ; Untyped                                           ;
; AUTO_CARRY_CHAINS             ; ON                        ; AUTO_CARRY                                        ;
; IGNORE_CARRY_BUFFERS          ; OFF                       ; IGNORE_CARRY                                      ;
; AUTO_CASCADE_CHAINS           ; ON                        ; AUTO_CASCADE                                      ;
; IGNORE_CASCADE_BUFFERS        ; OFF                       ; IGNORE_CASCADE                                    ;
+-------------------------------+---------------------------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component ;
+-------------------------------+--------------------------------------+----------------------------------------------------+
; Parameter Name                ; Value                                ; Type                                               ;
+-------------------------------+--------------------------------------+----------------------------------------------------+
; OPERATION_MODE                ; NORMAL                               ; Untyped                                            ;
; PLL_TYPE                      ; AUTO                                 ; Untyped                                            ;
; LPM_HINT                      ; CBX_MODULE_PREFIX=pll_downstream_pal ; Untyped                                            ;
; QUALIFY_CONF_DONE             ; OFF                                  ; Untyped                                            ;
; COMPENSATE_CLOCK              ; CLK0                                 ; Untyped                                            ;
; SCAN_CHAIN                    ; LONG                                 ; Untyped                                            ;
; PRIMARY_CLOCK                 ; INCLK0                               ; Untyped                                            ;
; INCLK0_INPUT_FREQUENCY        ; 35242                                ; Signed Integer                                     ;
; INCLK1_INPUT_FREQUENCY        ; 0                                    ; Untyped                                            ;
; GATE_LOCK_SIGNAL              ; NO                                   ; Untyped                                            ;
; GATE_LOCK_COUNTER             ; 0                                    ; Untyped                                            ;
; LOCK_HIGH                     ; 1                                    ; Untyped                                            ;
; LOCK_LOW                      ; 1                                    ; Untyped                                            ;
; VALID_LOCK_MULTIPLIER         ; 1                                    ; Untyped                                            ;
; INVALID_LOCK_MULTIPLIER       ; 5                                    ; Untyped                                            ;
; SWITCH_OVER_ON_LOSSCLK        ; OFF                                  ; Untyped                                            ;
; SWITCH_OVER_ON_GATED_LOCK     ; OFF                                  ; Untyped                                            ;
; ENABLE_SWITCH_OVER_COUNTER    ; OFF                                  ; Untyped                                            ;
; SKIP_VCO                      ; OFF                                  ; Untyped                                            ;
; SWITCH_OVER_COUNTER           ; 0                                    ; Untyped                                            ;
; SWITCH_OVER_TYPE              ; AUTO                                 ; Untyped                                            ;
; FEEDBACK_SOURCE               ; EXTCLK0                              ; Untyped                                            ;
; BANDWIDTH                     ; 0                                    ; Untyped                                            ;
; BANDWIDTH_TYPE                ; HIGH                                 ; Untyped                                            ;
; SPREAD_FREQUENCY              ; 0                                    ; Untyped                                            ;
; DOWN_SPREAD                   ; 0                                    ; Untyped                                            ;
; SELF_RESET_ON_GATED_LOSS_LOCK ; OFF                                  ; Untyped                                            ;
; SELF_RESET_ON_LOSS_LOCK       ; OFF                                  ; Untyped                                            ;
; CLK9_MULTIPLY_BY              ; 0                                    ; Untyped                                            ;
; CLK8_MULTIPLY_BY              ; 0                                    ; Untyped                                            ;
; CLK7_MULTIPLY_BY              ; 0                                    ; Untyped                                            ;
; CLK6_MULTIPLY_BY              ; 0                                    ; Untyped                                            ;
; CLK5_MULTIPLY_BY              ; 1                                    ; Untyped                                            ;
; CLK4_MULTIPLY_BY              ; 2                                    ; Signed Integer                                     ;
; CLK3_MULTIPLY_BY              ; 4                                    ; Signed Integer                                     ;
; CLK2_MULTIPLY_BY              ; 3                                    ; Signed Integer                                     ;
; CLK1_MULTIPLY_BY              ; 1                                    ; Signed Integer                                     ;
; CLK0_MULTIPLY_BY              ; 3                                    ; Signed Integer                                     ;
; CLK9_DIVIDE_BY                ; 0                                    ; Untyped                                            ;
; CLK8_DIVIDE_BY                ; 0                                    ; Untyped                                            ;
; CLK7_DIVIDE_BY                ; 0                                    ; Untyped                                            ;
; CLK6_DIVIDE_BY                ; 0                                    ; Untyped                                            ;
; CLK5_DIVIDE_BY                ; 1                                    ; Untyped                                            ;
; CLK4_DIVIDE_BY                ; 1                                    ; Signed Integer                                     ;
; CLK3_DIVIDE_BY                ; 1                                    ; Signed Integer                                     ;
; CLK2_DIVIDE_BY                ; 1                                    ; Signed Integer                                     ;
; CLK1_DIVIDE_BY                ; 1                                    ; Signed Integer                                     ;
; CLK0_DIVIDE_BY                ; 1                                    ; Signed Integer                                     ;
; CLK9_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK8_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK7_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK6_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK5_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK4_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK3_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK2_PHASE_SHIFT              ; 7500                                 ; Untyped                                            ;
; CLK1_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK0_PHASE_SHIFT              ; 0                                    ; Untyped                                            ;
; CLK5_TIME_DELAY               ; 0                                    ; Untyped                                            ;
; CLK4_TIME_DELAY               ; 0                                    ; Untyped                                            ;
; CLK3_TIME_DELAY               ; 0                                    ; Untyped                                            ;
; CLK2_TIME_DELAY               ; 0                                    ; Untyped                                            ;
; CLK1_TIME_DELAY               ; 0                                    ; Untyped                                            ;
; CLK0_TIME_DELAY               ; 0                                    ; Untyped                                            ;
; CLK9_DUTY_CYCLE               ; 50                                   ; Untyped                                            ;
; CLK8_DUTY_CYCLE               ; 50                                   ; Untyped                                            ;
; CLK7_DUTY_CYCLE               ; 50                                   ; Untyped                                            ;
; CLK6_DUTY_CYCLE               ; 50                                   ; Untyped                                            ;
; CLK5_DUTY_CYCLE               ; 50                                   ; Untyped                                            ;
; CLK4_DUTY_CYCLE               ; 50                                   ; Signed Integer                                     ;
; CLK3_DUTY_CYCLE               ; 50                                   ; Signed Integer                                     ;
; CLK2_DUTY_CYCLE               ; 50                                   ; Signed Integer                                     ;
; CLK1_DUTY_CYCLE               ; 50                                   ; Signed Integer                                     ;
; CLK0_DUTY_CYCLE               ; 50                                   ; Signed Integer                                     ;
; CLK9_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_MODE    ; OFF                                  ; Untyped                                            ;
; CLK9_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK8_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK7_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK6_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK5_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK4_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK3_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK2_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK1_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; CLK0_USE_EVEN_COUNTER_VALUE   ; OFF                                  ; Untyped                                            ;
; LOCK_WINDOW_UI                ;  0.05                                ; Untyped                                            ;
; LOCK_WINDOW_UI_BITS           ; UNUSED                               ; Untyped                                            ;
; VCO_RANGE_DETECTOR_LOW_BITS   ; UNUSED                               ; Untyped                                            ;
; VCO_RANGE_DETECTOR_HIGH_BITS  ; UNUSED                               ; Untyped                                            ;
; DPA_MULTIPLY_BY               ; 0                                    ; Untyped                                            ;
; DPA_DIVIDE_BY                 ; 1                                    ; Untyped                                            ;
; DPA_DIVIDER                   ; 0                                    ; Untyped                                            ;
; EXTCLK3_MULTIPLY_BY           ; 1                                    ; Untyped                                            ;
; EXTCLK2_MULTIPLY_BY           ; 1                                    ; Untyped                                            ;
; EXTCLK1_MULTIPLY_BY           ; 1                                    ; Untyped                                            ;
; EXTCLK0_MULTIPLY_BY           ; 1                                    ; Untyped                                            ;
; EXTCLK3_DIVIDE_BY             ; 1                                    ; Untyped                                            ;
; EXTCLK2_DIVIDE_BY             ; 1                                    ; Untyped                                            ;
; EXTCLK1_DIVIDE_BY             ; 1                                    ; Untyped                                            ;
; EXTCLK0_DIVIDE_BY             ; 1                                    ; Untyped                                            ;
; EXTCLK3_PHASE_SHIFT           ; 0                                    ; Untyped                                            ;
; EXTCLK2_PHASE_SHIFT           ; 0                                    ; Untyped                                            ;
; EXTCLK1_PHASE_SHIFT           ; 0                                    ; Untyped                                            ;
; EXTCLK0_PHASE_SHIFT           ; 0                                    ; Untyped                                            ;
; EXTCLK3_TIME_DELAY            ; 0                                    ; Untyped                                            ;
; EXTCLK2_TIME_DELAY            ; 0                                    ; Untyped                                            ;
; EXTCLK1_TIME_DELAY            ; 0                                    ; Untyped                                            ;
; EXTCLK0_TIME_DELAY            ; 0                                    ; Untyped                                            ;
; EXTCLK3_DUTY_CYCLE            ; 50                                   ; Untyped                                            ;
; EXTCLK2_DUTY_CYCLE            ; 50                                   ; Untyped                                            ;
; EXTCLK1_DUTY_CYCLE            ; 50                                   ; Untyped                                            ;
; EXTCLK0_DUTY_CYCLE            ; 50                                   ; Untyped                                            ;
; VCO_MULTIPLY_BY               ; 0                                    ; Untyped                                            ;
; VCO_DIVIDE_BY                 ; 0                                    ; Untyped                                            ;
; SCLKOUT0_PHASE_SHIFT          ; 0                                    ; Untyped                                            ;
; SCLKOUT1_PHASE_SHIFT          ; 0                                    ; Untyped                                            ;
; VCO_MIN                       ; 0                                    ; Untyped                                            ;
; VCO_MAX                       ; 0                                    ; Untyped                                            ;
; VCO_CENTER                    ; 0                                    ; Untyped                                            ;
; PFD_MIN                       ; 0                                    ; Untyped                                            ;
; PFD_MAX                       ; 0                                    ; Untyped                                            ;
; M_INITIAL                     ; 0                                    ; Untyped                                            ;
; M                             ; 0                                    ; Untyped                                            ;
; N                             ; 1                                    ; Untyped                                            ;
; M2                            ; 1                                    ; Untyped                                            ;
; N2                            ; 1                                    ; Untyped                                            ;
; SS                            ; 1                                    ; Untyped                                            ;
; C0_HIGH                       ; 0                                    ; Untyped                                            ;
; C1_HIGH                       ; 0                                    ; Untyped                                            ;
; C2_HIGH                       ; 0                                    ; Untyped                                            ;
; C3_HIGH                       ; 0                                    ; Untyped                                            ;
; C4_HIGH                       ; 0                                    ; Untyped                                            ;
; C5_HIGH                       ; 0                                    ; Untyped                                            ;
; C6_HIGH                       ; 0                                    ; Untyped                                            ;
; C7_HIGH                       ; 0                                    ; Untyped                                            ;
; C8_HIGH                       ; 0                                    ; Untyped                                            ;
; C9_HIGH                       ; 0                                    ; Untyped                                            ;
; C0_LOW                        ; 0                                    ; Untyped                                            ;
; C1_LOW                        ; 0                                    ; Untyped                                            ;
; C2_LOW                        ; 0                                    ; Untyped                                            ;
; C3_LOW                        ; 0                                    ; Untyped                                            ;
; C4_LOW                        ; 0                                    ; Untyped                                            ;
; C5_LOW                        ; 0                                    ; Untyped                                            ;
; C6_LOW                        ; 0                                    ; Untyped                                            ;
; C7_LOW                        ; 0                                    ; Untyped                                            ;
; C8_LOW                        ; 0                                    ; Untyped                                            ;
; C9_LOW                        ; 0                                    ; Untyped                                            ;
; C0_INITIAL                    ; 0                                    ; Untyped                                            ;
; C1_INITIAL                    ; 0                                    ; Untyped                                            ;
; C2_INITIAL                    ; 0                                    ; Untyped                                            ;
; C3_INITIAL                    ; 0                                    ; Untyped                                            ;
; C4_INITIAL                    ; 0                                    ; Untyped                                            ;
; C5_INITIAL                    ; 0                                    ; Untyped                                            ;
; C6_INITIAL                    ; 0                                    ; Untyped                                            ;
; C7_INITIAL                    ; 0                                    ; Untyped                                            ;
; C8_INITIAL                    ; 0                                    ; Untyped                                            ;
; C9_INITIAL                    ; 0                                    ; Untyped                                            ;
; C0_MODE                       ; BYPASS                               ; Untyped                                            ;
; C1_MODE                       ; BYPASS                               ; Untyped                                            ;
; C2_MODE                       ; BYPASS                               ; Untyped                                            ;
; C3_MODE                       ; BYPASS                               ; Untyped                                            ;
; C4_MODE                       ; BYPASS                               ; Untyped                                            ;
; C5_MODE                       ; BYPASS                               ; Untyped                                            ;
; C6_MODE                       ; BYPASS                               ; Untyped                                            ;
; C7_MODE                       ; BYPASS                               ; Untyped                                            ;
; C8_MODE                       ; BYPASS                               ; Untyped                                            ;
; C9_MODE                       ; BYPASS                               ; Untyped                                            ;
; C0_PH                         ; 0                                    ; Untyped                                            ;
; C1_PH                         ; 0                                    ; Untyped                                            ;
; C2_PH                         ; 0                                    ; Untyped                                            ;
; C3_PH                         ; 0                                    ; Untyped                                            ;
; C4_PH                         ; 0                                    ; Untyped                                            ;
; C5_PH                         ; 0                                    ; Untyped                                            ;
; C6_PH                         ; 0                                    ; Untyped                                            ;
; C7_PH                         ; 0                                    ; Untyped                                            ;
; C8_PH                         ; 0                                    ; Untyped                                            ;
; C9_PH                         ; 0                                    ; Untyped                                            ;
; L0_HIGH                       ; 1                                    ; Untyped                                            ;
; L1_HIGH                       ; 1                                    ; Untyped                                            ;
; G0_HIGH                       ; 1                                    ; Untyped                                            ;
; G1_HIGH                       ; 1                                    ; Untyped                                            ;
; G2_HIGH                       ; 1                                    ; Untyped                                            ;
; G3_HIGH                       ; 1                                    ; Untyped                                            ;
; E0_HIGH                       ; 1                                    ; Untyped                                            ;
; E1_HIGH                       ; 1                                    ; Untyped                                            ;
; E2_HIGH                       ; 1                                    ; Untyped                                            ;
; E3_HIGH                       ; 1                                    ; Untyped                                            ;
; L0_LOW                        ; 1                                    ; Untyped                                            ;
; L1_LOW                        ; 1                                    ; Untyped                                            ;
; G0_LOW                        ; 1                                    ; Untyped                                            ;
; G1_LOW                        ; 1                                    ; Untyped                                            ;
; G2_LOW                        ; 1                                    ; Untyped                                            ;
; G3_LOW                        ; 1                                    ; Untyped                                            ;
; E0_LOW                        ; 1                                    ; Untyped                                            ;
; E1_LOW                        ; 1                                    ; Untyped                                            ;
; E2_LOW                        ; 1                                    ; Untyped                                            ;
; E3_LOW                        ; 1                                    ; Untyped                                            ;
; L0_INITIAL                    ; 1                                    ; Untyped                                            ;
; L1_INITIAL                    ; 1                                    ; Untyped                                            ;
; G0_INITIAL                    ; 1                                    ; Untyped                                            ;
; G1_INITIAL                    ; 1                                    ; Untyped                                            ;
; G2_INITIAL                    ; 1                                    ; Untyped                                            ;
; G3_INITIAL                    ; 1                                    ; Untyped                                            ;
; E0_INITIAL                    ; 1                                    ; Untyped                                            ;
; E1_INITIAL                    ; 1                                    ; Untyped                                            ;
; E2_INITIAL                    ; 1                                    ; Untyped                                            ;
; E3_INITIAL                    ; 1                                    ; Untyped                                            ;
; L0_MODE                       ; BYPASS                               ; Untyped                                            ;
; L1_MODE                       ; BYPASS                               ; Untyped                                            ;
; G0_MODE                       ; BYPASS                               ; Untyped                                            ;
; G1_MODE                       ; BYPASS                               ; Untyped                                            ;
; G2_MODE                       ; BYPASS                               ; Untyped                                            ;
; G3_MODE                       ; BYPASS                               ; Untyped                                            ;
; E0_MODE                       ; BYPASS                               ; Untyped                                            ;
; E1_MODE                       ; BYPASS                               ; Untyped                                            ;
; E2_MODE                       ; BYPASS                               ; Untyped                                            ;
; E3_MODE                       ; BYPASS                               ; Untyped                                            ;
; L0_PH                         ; 0                                    ; Untyped                                            ;
; L1_PH                         ; 0                                    ; Untyped                                            ;
; G0_PH                         ; 0                                    ; Untyped                                            ;
; G1_PH                         ; 0                                    ; Untyped                                            ;
; G2_PH                         ; 0                                    ; Untyped                                            ;
; G3_PH                         ; 0                                    ; Untyped                                            ;
; E0_PH                         ; 0                                    ; Untyped                                            ;
; E1_PH                         ; 0                                    ; Untyped                                            ;
; E2_PH                         ; 0                                    ; Untyped                                            ;
; E3_PH                         ; 0                                    ; Untyped                                            ;
; M_PH                          ; 0                                    ; Untyped                                            ;
; C1_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; C2_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; C3_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; C4_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; C5_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; C6_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; C7_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; C8_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; C9_USE_CASC_IN                ; OFF                                  ; Untyped                                            ;
; CLK0_COUNTER                  ; G0                                   ; Untyped                                            ;
; CLK1_COUNTER                  ; G0                                   ; Untyped                                            ;
; CLK2_COUNTER                  ; G0                                   ; Untyped                                            ;
; CLK3_COUNTER                  ; G0                                   ; Untyped                                            ;
; CLK4_COUNTER                  ; G0                                   ; Untyped                                            ;
; CLK5_COUNTER                  ; G0                                   ; Untyped                                            ;
; CLK6_COUNTER                  ; E0                                   ; Untyped                                            ;
; CLK7_COUNTER                  ; E1                                   ; Untyped                                            ;
; CLK8_COUNTER                  ; E2                                   ; Untyped                                            ;
; CLK9_COUNTER                  ; E3                                   ; Untyped                                            ;
; L0_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; L1_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; G0_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; G1_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; G2_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; G3_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; E0_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; E1_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; E2_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; E3_TIME_DELAY                 ; 0                                    ; Untyped                                            ;
; M_TIME_DELAY                  ; 0                                    ; Untyped                                            ;
; N_TIME_DELAY                  ; 0                                    ; Untyped                                            ;
; EXTCLK3_COUNTER               ; E3                                   ; Untyped                                            ;
; EXTCLK2_COUNTER               ; E2                                   ; Untyped                                            ;
; EXTCLK1_COUNTER               ; E1                                   ; Untyped                                            ;
; EXTCLK0_COUNTER               ; E0                                   ; Untyped                                            ;
; ENABLE0_COUNTER               ; L0                                   ; Untyped                                            ;
; ENABLE1_COUNTER               ; L0                                   ; Untyped                                            ;
; CHARGE_PUMP_CURRENT           ; 2                                    ; Untyped                                            ;
; LOOP_FILTER_R                 ;  1.000000                            ; Untyped                                            ;
; LOOP_FILTER_C                 ; 5                                    ; Untyped                                            ;
; CHARGE_PUMP_CURRENT_BITS      ; 9999                                 ; Untyped                                            ;
; LOOP_FILTER_R_BITS            ; 9999                                 ; Untyped                                            ;
; LOOP_FILTER_C_BITS            ; 9999                                 ; Untyped                                            ;
; VCO_POST_SCALE                ; 0                                    ; Untyped                                            ;
; CLK2_OUTPUT_FREQUENCY         ; 0                                    ; Untyped                                            ;
; CLK1_OUTPUT_FREQUENCY         ; 0                                    ; Untyped                                            ;
; CLK0_OUTPUT_FREQUENCY         ; 0                                    ; Untyped                                            ;
; INTENDED_DEVICE_FAMILY        ; Cyclone III                          ; Untyped                                            ;
; PORT_CLKENA0                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKENA1                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKENA2                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKENA3                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKENA4                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKENA5                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_EXTCLKENA0               ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_EXTCLKENA1               ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_EXTCLKENA2               ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_EXTCLKENA3               ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_EXTCLK0                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_EXTCLK1                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_EXTCLK2                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_EXTCLK3                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKBAD0                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKBAD1                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLK0                     ; PORT_USED                            ; Untyped                                            ;
; PORT_CLK1                     ; PORT_USED                            ; Untyped                                            ;
; PORT_CLK2                     ; PORT_USED                            ; Untyped                                            ;
; PORT_CLK3                     ; PORT_USED                            ; Untyped                                            ;
; PORT_CLK4                     ; PORT_USED                            ; Untyped                                            ;
; PORT_CLK5                     ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLK6                     ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLK7                     ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLK8                     ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLK9                     ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCANDATA                 ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCANDATAOUT              ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCANDONE                 ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCLKOUT1                 ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_SCLKOUT0                 ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_ACTIVECLOCK              ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKLOSS                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_INCLK1                   ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_INCLK0                   ; PORT_USED                            ; Untyped                                            ;
; PORT_FBIN                     ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_PLLENA                   ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_CLKSWITCH                ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_ARESET                   ; PORT_USED                            ; Untyped                                            ;
; PORT_PFDENA                   ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCANCLK                  ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCANACLR                 ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCANREAD                 ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCANWRITE                ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_ENABLE0                  ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_ENABLE1                  ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_LOCKED                   ; PORT_USED                            ; Untyped                                            ;
; PORT_CONFIGUPDATE             ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_FBOUT                    ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_PHASEDONE                ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_PHASESTEP                ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_PHASEUPDOWN              ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_SCANCLKENA               ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_PHASECOUNTERSELECT       ; PORT_UNUSED                          ; Untyped                                            ;
; PORT_VCOOVERRANGE             ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; PORT_VCOUNDERRANGE            ; PORT_CONNECTIVITY                    ; Untyped                                            ;
; M_TEST_SOURCE                 ; 5                                    ; Untyped                                            ;
; C0_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C1_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C2_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C3_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C4_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C5_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C6_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C7_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C8_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; C9_TEST_SOURCE                ; 5                                    ; Untyped                                            ;
; CBXI_PARAMETER                ; pll_downstream_pal_altpll            ; Untyped                                            ;
; VCO_FREQUENCY_CONTROL         ; AUTO                                 ; Untyped                                            ;
; VCO_PHASE_SHIFT_STEP          ; 0                                    ; Untyped                                            ;
; WIDTH_CLOCK                   ; 5                                    ; Signed Integer                                     ;
; WIDTH_PHASECOUNTERSELECT      ; 4                                    ; Untyped                                            ;
; USING_FBMIMICBIDIR_PORT       ; OFF                                  ; Untyped                                            ;
; DEVICE_FAMILY                 ; Cyclone III                          ; Untyped                                            ;
; SCAN_CHAIN_MIF_FILE           ; UNUSED                               ; Untyped                                            ;
; SIM_GATE_LOCK_DEVICE_BEHAVIOR ; OFF                                  ; Untyped                                            ;
; AUTO_CARRY_CHAINS             ; ON                                   ; AUTO_CARRY                                         ;
; IGNORE_CARRY_BUFFERS          ; OFF                                  ; IGNORE_CARRY                                       ;
; AUTO_CASCADE_CHAINS           ; ON                                   ; AUTO_CASCADE                                       ;
; IGNORE_CASCADE_BUFFERS        ; OFF                                  ; IGNORE_CASCADE                                     ;
+-------------------------------+--------------------------------------+----------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; count          ; 256   ; Signed Integer                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1 ;
+----------------+-------+---------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                ;
+----------------+-------+---------------------------------------------------------------------+
; cycle_length   ; 16    ; Signed Integer                                                      ;
; video_bits     ; 8     ; Signed Integer                                                      ;
; palette        ; 1     ; Signed Integer                                                      ;
; internal_rom   ; 0     ; Signed Integer                                                      ;
; internal_ram   ; 0     ; Signed Integer                                                      ;
; low_memory     ; 0     ; Signed Integer                                                      ;
+----------------+-------+---------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
; internal_rom   ; 0     ; Signed Integer                                                                                     ;
; internal_ram   ; 0     ; Signed Integer                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl ;
+----------------+-------+---------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------+
; cycle_length   ; 16    ; Signed Integer                                                                              ;
; video_bits     ; 8     ; Signed Integer                                                                              ;
; palette        ; 1     ; Signed Integer                                                                              ;
; low_memory     ; 0     ; Signed Integer                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; cycle_length   ; 16    ; Signed Integer                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 16    ; Signed Integer                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 15    ; Signed Integer                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; pipelineopcode ; false ; Enumerated                                                                                                                      ;
; pipelinealumux ; false ; Enumerated                                                                                                                      ;
; pipelinealuout ; false ; Enumerated                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                     ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
; cycle_length   ; 16    ; Signed Integer                                                                                           ;
+----------------+-------+----------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; store_width    ; 16    ; Signed Integer                                                                                                                                   ;
; count_width    ; 12    ; Signed Integer                                                                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; store_width    ; 16    ; Signed Integer                                                                                                                                    ;
; count_width    ; 10    ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 8     ; Signed Integer                                                                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 4     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 4     ; Signed Integer                                                                                                                                      ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 16    ; Signed Integer                                                                                                                       ;
; width          ; 2     ; Signed Integer                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
; bytes          ; 48    ; Signed Integer                                                                                                              ;
; width          ; 6     ; Signed Integer                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                           ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 6     ; Signed Integer                                                                                                                                                                 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 16    ; Signed Integer                                                                                                                        ;
; width          ; 4     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 32    ; Signed Integer                                                                                                                        ;
; width          ; 7     ; Signed Integer                                                                                                                        ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                            ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
; count          ; 24    ; Signed Integer                                                                                                                  ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer1 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer2 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer3 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:stimer_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                                  ;
; resetcount     ; 6     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                                  ;
; resetcount     ; 33    ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:serout_clock_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1 ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                       ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; low_memory     ; 0     ; Signed Integer                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                 ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                                                 ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                                                       ;
+-----------------+-------+--------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:stimer_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                             ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                                                  ;
; resetcount     ; 6     ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                                                  ;
; resetcount     ; 33    ; Signed Integer                                                                                                                                  ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|delay_line:serout_clock_delay ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                   ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                         ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                                                               ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count_width    ; 8     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 15    ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                          ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
; count          ; 8     ; Signed Integer                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                           ;
; width          ; 6     ; Signed Integer                                                                                                                           ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                          ;
; width          ; 2     ; Signed Integer                                                                                                                          ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                            ;
; width          ; 2     ; Signed Integer                                                                                                                            ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                     ;
; width          ; 7     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                                                      ;
; width          ; 7     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 5     ; Signed Integer                                                                                                                      ;
; width          ; 8     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                      ;
; width          ; 2     ; Signed Integer                                                                                                                      ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
; count          ; 4     ; Signed Integer                                                                                                                     ;
; width          ; 8     ; Signed Integer                                                                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                     ;
; width          ; 4     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                               ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                     ;
; width          ; 4     ; Signed Integer                                                                                                     ;
+----------------+-------+--------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey2_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                        ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                             ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
; bytes          ; 32    ; Signed Integer                                                                                                   ;
; width          ; 5     ; Signed Integer                                                                                                   ;
+----------------+-------+------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 5     ; Signed Integer                                                                                                                                                      ;
+----------------+-------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
; bytes          ; 16    ; Signed Integer                                                                                                    ;
; width          ; 4     ; Signed Integer                                                                                                    ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:antic_mirror|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                                                                       ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:covox1|complete_address_decoder:complete_address_decoder1 ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                                                        ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                                                                                                              ;
+----------------+-------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: sdram_ctrl:sdram_controller ;
+----------------+--------------+------------------------------------------+
; Parameter Name ; Value        ; Type                                     ;
+----------------+--------------+------------------------------------------+
; SDRAM_SIZE     ; 16           ; Signed Integer                           ;
; SDRAM_FREQ     ; 85909090     ; Signed Integer                           ;
; HIDDEN_REFRESH ; 0            ; Signed Integer                           ;
; MRS_VALUE      ; 000000100011 ; Unsigned Binary                          ;
; REF_COUNT      ; 110          ; Signed Integer                           ;
; Tco_dly        ; 4.5          ; Signed Float                             ;
+----------------+--------------+------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                                               ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                                            ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                                                         ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                                                       ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                                                       ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                                                     ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                                            ;
; OPERATION_MODE                     ; BIDIR_DUAL_PORT      ; Untyped                                                                            ;
; WIDTH_A                            ; 8                    ; Signed Integer                                                                     ;
; WIDTHAD_A                          ; 11                   ; Signed Integer                                                                     ;
; NUMWORDS_A                         ; 2048                 ; Signed Integer                                                                     ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                                            ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                                            ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                                            ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                                            ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                                            ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                                            ;
; WIDTH_B                            ; 8                    ; Signed Integer                                                                     ;
; WIDTHAD_B                          ; 11                   ; Signed Integer                                                                     ;
; NUMWORDS_B                         ; 2048                 ; Signed Integer                                                                     ;
; INDATA_REG_B                       ; CLOCK0               ; Untyped                                                                            ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK0               ; Untyped                                                                            ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                                            ;
; ADDRESS_REG_B                      ; CLOCK0               ; Untyped                                                                            ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                                            ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                                            ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                                            ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                            ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                                            ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                                            ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                                            ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                                            ;
; WIDTH_BYTEENA_A                    ; 1                    ; Signed Integer                                                                     ;
; WIDTH_BYTEENA_B                    ; 1                    ; Signed Integer                                                                     ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                                            ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                                            ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                                            ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                            ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                                            ;
; INIT_FILE                          ; sin_rom.mif          ; Untyped                                                                            ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                                            ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                                            ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                                            ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                                            ;
; CLOCK_ENABLE_OUTPUT_A              ; BYPASS               ; Untyped                                                                            ;
; CLOCK_ENABLE_OUTPUT_B              ; BYPASS               ; Untyped                                                                            ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                                            ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                                            ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                                            ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                                            ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                                            ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                                            ;
; CBXI_PARAMETER                     ; altsyncram_i742      ; Untyped                                                                            ;
+------------------------------------+----------------------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu ;
+----------------+-------+---------------------------------+
; Parameter Name ; Value ; Type                            ;
+----------------+-------+---------------------------------+
; platform       ; 1     ; Signed Integer                  ;
; spi_clock_div  ; 1     ; Signed Integer                  ;
+----------------+-------+---------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu ;
+----------------+-------+---------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                      ;
+----------------+-------+---------------------------------------------------------------------------+
; word_size      ; 32    ; Signed Integer                                                            ;
; addr_w         ; 24    ; Signed Integer                                                            ;
; mem_w          ; 16    ; Signed Integer                                                            ;
; d_care_val     ; 'X'   ; Enumerated                                                                ;
; mult_pipe      ; false ; Enumerated                                                                ;
; binop_pipe     ; 0     ; Signed Integer                                                            ;
; ena_level0     ; true  ; Enumerated                                                                ;
; ena_level1     ; true  ; Enumerated                                                                ;
; ena_level2     ; true  ; Enumerated                                                                ;
; ena_lshr       ; true  ; Enumerated                                                                ;
; ena_idle       ; false ; Enumerated                                                                ;
; fast_fetch     ; true  ; Enumerated                                                                ;
+----------------+-------+---------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs ;
+----------------+-------+-------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                        ;
+----------------+-------+-------------------------------------------------------------+
; platform       ; 1     ; Signed Integer                                              ;
; spi_clock_div  ; 1     ; Signed Integer                                              ;
+----------------+-------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr1 ;
+----------------+-------+---------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                              ;
+----------------+-------+---------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                    ;
+----------------+-------+---------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1 ;
+----------------+-------+------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                               ;
+----------------+-------+------------------------------------------------------------------------------------+
; slaves         ; 1     ; Signed Integer                                                                     ;
; d_width        ; 8     ; Signed Integer                                                                     ;
+----------------+-------+------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|complete_address_decoder:decode_addr1 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                           ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
; width          ; 4     ; Signed Integer                                                                                                 ;
+----------------+-------+----------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer0 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer0|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer1 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer1|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer2 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer2|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer3 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
; Parameter Name  ; Value ; Type                                                                                                 ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
; underflow_delay ; 3     ; Signed Integer                                                                                       ;
+-----------------+-------+------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|pokey_countdown_timer:timer3|delay_line:underflow0_delay ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                                              ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                                                    ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|delay_line:stimer_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                             ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
; count          ; 3     ; Signed Integer                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|syncreset_enable_divider:enable_64_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                            ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------+
; count          ; 28    ; Signed Integer                                                                                                  ;
; resetcount     ; 6     ; Signed Integer                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|syncreset_enable_divider:enable_15_div ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                            ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------+
; count          ; 114   ; Signed Integer                                                                                                  ;
; resetcount     ; 33    ; Signed Integer                                                                                                  ;
+----------------+-------+-----------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|delay_line:serout_clock_delay ;
+----------------+-------+--------------------------------------------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                                                   ;
+----------------+-------+--------------------------------------------------------------------------------------------------------+
; count          ; 2     ; Signed Integer                                                                                         ;
+----------------+-------+--------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|complete_address_decoder:decode_addr1 ;
+----------------+-------+-----------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                                  ;
+----------------+-------+-----------------------------------------------------------------------+
; width          ; 2     ; Signed Integer                                                        ;
+----------------+-------+-----------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24 ;
+----------------+-------+-------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                        ;
+----------------+-------+-------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                              ;
; space          ; 1024  ; Signed Integer                                              ;
; data_width     ; 8     ; Signed Integer                                              ;
+----------------+-------+-------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16 ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                             ;
; space          ; 1024  ; Signed Integer                                             ;
; data_width     ; 8     ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8 ;
+----------------+-------+------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                       ;
+----------------+-------+------------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                             ;
; space          ; 1024  ; Signed Integer                                             ;
; data_width     ; 8     ; Signed Integer                                             ;
+----------------+-------+------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0 ;
+----------------+-------+-----------------------------------------------------------+
; Parameter Name ; Value ; Type                                                      ;
+----------------+-------+-----------------------------------------------------------+
; address_width  ; 10    ; Signed Integer                                            ;
; space          ; 1024  ; Signed Integer                                            ;
; data_width     ; 8     ; Signed Integer                                            ;
+----------------+-------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: enable_divider:enable_179_clock_div_zpu_pokey ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; count          ; 16    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0              ;
+------------------------------------+-----------------------------------------------+----------------+
; Parameter Name                     ; Value                                         ; Type           ;
+------------------------------------+-----------------------------------------------+----------------+
; BYTE_SIZE_BLOCK                    ; 8                                             ; Untyped        ;
; AUTO_CARRY_CHAINS                  ; ON                                            ; AUTO_CARRY     ;
; IGNORE_CARRY_BUFFERS               ; OFF                                           ; IGNORE_CARRY   ;
; AUTO_CASCADE_CHAINS                ; ON                                            ; AUTO_CASCADE   ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                           ; IGNORE_CASCADE ;
; WIDTH_BYTEENA                      ; 1                                             ; Untyped        ;
; OPERATION_MODE                     ; ROM                                           ; Untyped        ;
; WIDTH_A                            ; 32                                            ; Untyped        ;
; WIDTHAD_A                          ; 12                                            ; Untyped        ;
; NUMWORDS_A                         ; 4096                                          ; Untyped        ;
; OUTDATA_REG_A                      ; UNREGISTERED                                  ; Untyped        ;
; ADDRESS_ACLR_A                     ; NONE                                          ; Untyped        ;
; OUTDATA_ACLR_A                     ; NONE                                          ; Untyped        ;
; WRCONTROL_ACLR_A                   ; NONE                                          ; Untyped        ;
; INDATA_ACLR_A                      ; NONE                                          ; Untyped        ;
; BYTEENA_ACLR_A                     ; NONE                                          ; Untyped        ;
; WIDTH_B                            ; 1                                             ; Untyped        ;
; WIDTHAD_B                          ; 1                                             ; Untyped        ;
; NUMWORDS_B                         ; 1                                             ; Untyped        ;
; INDATA_REG_B                       ; CLOCK1                                        ; Untyped        ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                        ; Untyped        ;
; RDCONTROL_REG_B                    ; CLOCK1                                        ; Untyped        ;
; ADDRESS_REG_B                      ; CLOCK1                                        ; Untyped        ;
; OUTDATA_REG_B                      ; UNREGISTERED                                  ; Untyped        ;
; BYTEENA_REG_B                      ; CLOCK1                                        ; Untyped        ;
; INDATA_ACLR_B                      ; NONE                                          ; Untyped        ;
; WRCONTROL_ACLR_B                   ; NONE                                          ; Untyped        ;
; ADDRESS_ACLR_B                     ; NONE                                          ; Untyped        ;
; OUTDATA_ACLR_B                     ; NONE                                          ; Untyped        ;
; RDCONTROL_ACLR_B                   ; NONE                                          ; Untyped        ;
; BYTEENA_ACLR_B                     ; NONE                                          ; Untyped        ;
; WIDTH_BYTEENA_A                    ; 1                                             ; Untyped        ;
; WIDTH_BYTEENA_B                    ; 1                                             ; Untyped        ;
; RAM_BLOCK_TYPE                     ; AUTO                                          ; Untyped        ;
; BYTE_SIZE                          ; 8                                             ; Untyped        ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                     ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                          ; Untyped        ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                          ; Untyped        ;
; INIT_FILE                          ; db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif ; Untyped        ;
; INIT_FILE_LAYOUT                   ; PORT_A                                        ; Untyped        ;
; MAXIMUM_DEPTH                      ; 0                                             ; Untyped        ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                        ; Untyped        ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                               ; Untyped        ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                               ; Untyped        ;
; ENABLE_ECC                         ; FALSE                                         ; Untyped        ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                         ; Untyped        ;
; WIDTH_ECCSTATUS                    ; 3                                             ; Untyped        ;
; DEVICE_FAMILY                      ; Cyclone III                                   ; Untyped        ;
; CBXI_PARAMETER                     ; altsyncram_cc71                               ; Untyped        ;
+------------------------------------+-----------------------------------------------+----------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+---------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                    ;
+------------------------------------+----------------------+---------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                 ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                              ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                            ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                            ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                          ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                 ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                 ;
; WIDTH_A                            ; 8                    ; Untyped                                                 ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                 ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                 ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                 ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                 ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                 ;
; WIDTH_B                            ; 1                    ; Untyped                                                 ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                 ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                 ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                 ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                 ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                 ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                 ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                 ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                 ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                 ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                 ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                 ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                 ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                 ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                 ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                 ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                 ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                 ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                 ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                 ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                 ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                 ;
; CBXI_PARAMETER                     ; altsyncram_9f41      ; Untyped                                                 ;
+------------------------------------+----------------------+---------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                ;
; WIDTH_A                            ; 8                    ; Untyped                                                ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_9f41      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+--------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                   ;
+------------------------------------+----------------------+--------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                                ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                         ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                                ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                                ;
; WIDTH_A                            ; 8                    ; Untyped                                                ;
; WIDTHAD_A                          ; 10                   ; Untyped                                                ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                                ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                                ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                                ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                                ;
; WIDTH_B                            ; 1                    ; Untyped                                                ;
; WIDTHAD_B                          ; 1                    ; Untyped                                                ;
; NUMWORDS_B                         ; 1                    ; Untyped                                                ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                                ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                                ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                                ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                                ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                                ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                                ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                                ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                                ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                                ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                                ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                                ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                                ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                                ;
; BYTE_SIZE                          ; 8                    ; Untyped                                                ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                                ;
; INIT_FILE                          ; UNUSED               ; Untyped                                                ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                                ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                                ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                                ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                                ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                                ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                                ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                                ;
; CBXI_PARAMETER                     ; altsyncram_9f41      ; Untyped                                                ;
+------------------------------------+----------------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0 ;
+------------------------------------+----------------------+-------------------------------------------------------+
; Parameter Name                     ; Value                ; Type                                                  ;
+------------------------------------+----------------------+-------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                    ; Untyped                                               ;
; AUTO_CARRY_CHAINS                  ; ON                   ; AUTO_CARRY                                            ;
; IGNORE_CARRY_BUFFERS               ; OFF                  ; IGNORE_CARRY                                          ;
; AUTO_CASCADE_CHAINS                ; ON                   ; AUTO_CASCADE                                          ;
; IGNORE_CASCADE_BUFFERS             ; OFF                  ; IGNORE_CASCADE                                        ;
; WIDTH_BYTEENA                      ; 1                    ; Untyped                                               ;
; OPERATION_MODE                     ; SINGLE_PORT          ; Untyped                                               ;
; WIDTH_A                            ; 8                    ; Untyped                                               ;
; WIDTHAD_A                          ; 10                   ; Untyped                                               ;
; NUMWORDS_A                         ; 1024                 ; Untyped                                               ;
; OUTDATA_REG_A                      ; UNREGISTERED         ; Untyped                                               ;
; ADDRESS_ACLR_A                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_A                   ; NONE                 ; Untyped                                               ;
; INDATA_ACLR_A                      ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_A                     ; NONE                 ; Untyped                                               ;
; WIDTH_B                            ; 1                    ; Untyped                                               ;
; WIDTHAD_B                          ; 1                    ; Untyped                                               ;
; NUMWORDS_B                         ; 1                    ; Untyped                                               ;
; INDATA_REG_B                       ; CLOCK1               ; Untyped                                               ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1               ; Untyped                                               ;
; RDCONTROL_REG_B                    ; CLOCK1               ; Untyped                                               ;
; ADDRESS_REG_B                      ; CLOCK1               ; Untyped                                               ;
; OUTDATA_REG_B                      ; UNREGISTERED         ; Untyped                                               ;
; BYTEENA_REG_B                      ; CLOCK1               ; Untyped                                               ;
; INDATA_ACLR_B                      ; NONE                 ; Untyped                                               ;
; WRCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; ADDRESS_ACLR_B                     ; NONE                 ; Untyped                                               ;
; OUTDATA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; RDCONTROL_ACLR_B                   ; NONE                 ; Untyped                                               ;
; BYTEENA_ACLR_B                     ; NONE                 ; Untyped                                               ;
; WIDTH_BYTEENA_A                    ; 1                    ; Untyped                                               ;
; WIDTH_BYTEENA_B                    ; 1                    ; Untyped                                               ;
; RAM_BLOCK_TYPE                     ; AUTO                 ; Untyped                                               ;
; BYTE_SIZE                          ; 8                    ; Untyped                                               ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE            ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ ; Untyped                                               ;
; INIT_FILE                          ; UNUSED               ; Untyped                                               ;
; INIT_FILE_LAYOUT                   ; PORT_A               ; Untyped                                               ;
; MAXIMUM_DEPTH                      ; 0                    ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL               ; Untyped                                               ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN      ; Untyped                                               ;
; ENABLE_ECC                         ; FALSE                ; Untyped                                               ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                ; Untyped                                               ;
; WIDTH_ECCSTATUS                    ; 3                    ; Untyped                                               ;
; DEVICE_FAMILY                      ; Cyclone III          ; Untyped                                               ;
; CBXI_PARAMETER                     ; altsyncram_9f41      ; Untyped                                               ;
+------------------------------------+----------------------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0 ;
+------------------------------------+---------------------------------------------------+---------------------------------------------------------------------------------+
; Parameter Name                     ; Value                                             ; Type                                                                            ;
+------------------------------------+---------------------------------------------------+---------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                                 ; Untyped                                                                         ;
; AUTO_CARRY_CHAINS                  ; ON                                                ; AUTO_CARRY                                                                      ;
; IGNORE_CARRY_BUFFERS               ; OFF                                               ; IGNORE_CARRY                                                                    ;
; AUTO_CASCADE_CHAINS                ; ON                                                ; AUTO_CASCADE                                                                    ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                               ; IGNORE_CASCADE                                                                  ;
; WIDTH_BYTEENA                      ; 1                                                 ; Untyped                                                                         ;
; OPERATION_MODE                     ; ROM                                               ; Untyped                                                                         ;
; WIDTH_A                            ; 16                                                ; Untyped                                                                         ;
; WIDTHAD_A                          ; 10                                                ; Untyped                                                                         ;
; NUMWORDS_A                         ; 1024                                              ; Untyped                                                                         ;
; OUTDATA_REG_A                      ; UNREGISTERED                                      ; Untyped                                                                         ;
; ADDRESS_ACLR_A                     ; NONE                                              ; Untyped                                                                         ;
; OUTDATA_ACLR_A                     ; NONE                                              ; Untyped                                                                         ;
; WRCONTROL_ACLR_A                   ; NONE                                              ; Untyped                                                                         ;
; INDATA_ACLR_A                      ; NONE                                              ; Untyped                                                                         ;
; BYTEENA_ACLR_A                     ; NONE                                              ; Untyped                                                                         ;
; WIDTH_B                            ; 1                                                 ; Untyped                                                                         ;
; WIDTHAD_B                          ; 1                                                 ; Untyped                                                                         ;
; NUMWORDS_B                         ; 1                                                 ; Untyped                                                                         ;
; INDATA_REG_B                       ; CLOCK1                                            ; Untyped                                                                         ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                            ; Untyped                                                                         ;
; RDCONTROL_REG_B                    ; CLOCK1                                            ; Untyped                                                                         ;
; ADDRESS_REG_B                      ; CLOCK1                                            ; Untyped                                                                         ;
; OUTDATA_REG_B                      ; UNREGISTERED                                      ; Untyped                                                                         ;
; BYTEENA_REG_B                      ; CLOCK1                                            ; Untyped                                                                         ;
; INDATA_ACLR_B                      ; NONE                                              ; Untyped                                                                         ;
; WRCONTROL_ACLR_B                   ; NONE                                              ; Untyped                                                                         ;
; ADDRESS_ACLR_B                     ; NONE                                              ; Untyped                                                                         ;
; OUTDATA_ACLR_B                     ; NONE                                              ; Untyped                                                                         ;
; RDCONTROL_ACLR_B                   ; NONE                                              ; Untyped                                                                         ;
; BYTEENA_ACLR_B                     ; NONE                                              ; Untyped                                                                         ;
; WIDTH_BYTEENA_A                    ; 1                                                 ; Untyped                                                                         ;
; WIDTH_BYTEENA_B                    ; 1                                                 ; Untyped                                                                         ;
; RAM_BLOCK_TYPE                     ; AUTO                                              ; Untyped                                                                         ;
; BYTE_SIZE                          ; 8                                                 ; Untyped                                                                         ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                         ; Untyped                                                                         ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                              ; Untyped                                                                         ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                              ; Untyped                                                                         ;
; INIT_FILE                          ; db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif ; Untyped                                                                         ;
; INIT_FILE_LAYOUT                   ; PORT_A                                            ; Untyped                                                                         ;
; MAXIMUM_DEPTH                      ; 0                                                 ; Untyped                                                                         ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                            ; Untyped                                                                         ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                            ; Untyped                                                                         ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                            ; Untyped                                                                         ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                            ; Untyped                                                                         ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                                   ; Untyped                                                                         ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                                   ; Untyped                                                                         ;
; ENABLE_ECC                         ; FALSE                                             ; Untyped                                                                         ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                             ; Untyped                                                                         ;
; WIDTH_ECCSTATUS                    ; 3                                                 ; Untyped                                                                         ;
; DEVICE_FAMILY                      ; Cyclone III                                       ; Untyped                                                                         ;
; CBXI_PARAMETER                     ; altsyncram_kt71                                   ; Untyped                                                                         ;
+------------------------------------+---------------------------------------------------+---------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|altsyncram:Ram0_rtl_0 ;
+------------------------------------+---------------------------------------------------+---------------------------------------------------------------------------------+
; Parameter Name                     ; Value                                             ; Type                                                                            ;
+------------------------------------+---------------------------------------------------+---------------------------------------------------------------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                                 ; Untyped                                                                         ;
; AUTO_CARRY_CHAINS                  ; ON                                                ; AUTO_CARRY                                                                      ;
; IGNORE_CARRY_BUFFERS               ; OFF                                               ; IGNORE_CARRY                                                                    ;
; AUTO_CASCADE_CHAINS                ; ON                                                ; AUTO_CASCADE                                                                    ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                               ; IGNORE_CASCADE                                                                  ;
; WIDTH_BYTEENA                      ; 1                                                 ; Untyped                                                                         ;
; OPERATION_MODE                     ; ROM                                               ; Untyped                                                                         ;
; WIDTH_A                            ; 16                                                ; Untyped                                                                         ;
; WIDTHAD_A                          ; 10                                                ; Untyped                                                                         ;
; NUMWORDS_A                         ; 1024                                              ; Untyped                                                                         ;
; OUTDATA_REG_A                      ; UNREGISTERED                                      ; Untyped                                                                         ;
; ADDRESS_ACLR_A                     ; NONE                                              ; Untyped                                                                         ;
; OUTDATA_ACLR_A                     ; NONE                                              ; Untyped                                                                         ;
; WRCONTROL_ACLR_A                   ; NONE                                              ; Untyped                                                                         ;
; INDATA_ACLR_A                      ; NONE                                              ; Untyped                                                                         ;
; BYTEENA_ACLR_A                     ; NONE                                              ; Untyped                                                                         ;
; WIDTH_B                            ; 1                                                 ; Untyped                                                                         ;
; WIDTHAD_B                          ; 1                                                 ; Untyped                                                                         ;
; NUMWORDS_B                         ; 1                                                 ; Untyped                                                                         ;
; INDATA_REG_B                       ; CLOCK1                                            ; Untyped                                                                         ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                            ; Untyped                                                                         ;
; RDCONTROL_REG_B                    ; CLOCK1                                            ; Untyped                                                                         ;
; ADDRESS_REG_B                      ; CLOCK1                                            ; Untyped                                                                         ;
; OUTDATA_REG_B                      ; UNREGISTERED                                      ; Untyped                                                                         ;
; BYTEENA_REG_B                      ; CLOCK1                                            ; Untyped                                                                         ;
; INDATA_ACLR_B                      ; NONE                                              ; Untyped                                                                         ;
; WRCONTROL_ACLR_B                   ; NONE                                              ; Untyped                                                                         ;
; ADDRESS_ACLR_B                     ; NONE                                              ; Untyped                                                                         ;
; OUTDATA_ACLR_B                     ; NONE                                              ; Untyped                                                                         ;
; RDCONTROL_ACLR_B                   ; NONE                                              ; Untyped                                                                         ;
; BYTEENA_ACLR_B                     ; NONE                                              ; Untyped                                                                         ;
; WIDTH_BYTEENA_A                    ; 1                                                 ; Untyped                                                                         ;
; WIDTH_BYTEENA_B                    ; 1                                                 ; Untyped                                                                         ;
; RAM_BLOCK_TYPE                     ; AUTO                                              ; Untyped                                                                         ;
; BYTE_SIZE                          ; 8                                                 ; Untyped                                                                         ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                         ; Untyped                                                                         ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                              ; Untyped                                                                         ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                              ; Untyped                                                                         ;
; INIT_FILE                          ; db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif ; Untyped                                                                         ;
; INIT_FILE_LAYOUT                   ; PORT_A                                            ; Untyped                                                                         ;
; MAXIMUM_DEPTH                      ; 0                                                 ; Untyped                                                                         ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                            ; Untyped                                                                         ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                            ; Untyped                                                                         ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                            ; Untyped                                                                         ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                            ; Untyped                                                                         ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                                   ; Untyped                                                                         ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                                   ; Untyped                                                                         ;
; ENABLE_ECC                         ; FALSE                                             ; Untyped                                                                         ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                             ; Untyped                                                                         ;
; WIDTH_ECCSTATUS                    ; 3                                                 ; Untyped                                                                         ;
; DEVICE_FAMILY                      ; Cyclone III                                       ; Untyped                                                                         ;
; CBXI_PARAMETER                     ; altsyncram_kt71                                   ; Untyped                                                                         ;
+------------------------------------+---------------------------------------------------+---------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0 ;
+------------------------------------------------+-------------+--------------------------------------------------------+
; Parameter Name                                 ; Value       ; Type                                                   ;
+------------------------------------------------+-------------+--------------------------------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                                             ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                                           ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                                           ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                                         ;
; LPM_WIDTHA                                     ; 32          ; Untyped                                                ;
; LPM_WIDTHB                                     ; 32          ; Untyped                                                ;
; LPM_WIDTHP                                     ; 64          ; Untyped                                                ;
; LPM_WIDTHR                                     ; 64          ; Untyped                                                ;
; LPM_WIDTHS                                     ; 1           ; Untyped                                                ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                                                ;
; LPM_PIPELINE                                   ; 0           ; Untyped                                                ;
; LATENCY                                        ; 0           ; Untyped                                                ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                                                ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                                                ;
; USE_EAB                                        ; OFF         ; Untyped                                                ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                                                ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                                                ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                                                ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K                                    ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                                                ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                                                ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                                                ;
; CBXI_PARAMETER                                 ; mult_ubt    ; Untyped                                                ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                                                ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                                                ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                                                ;
+------------------------------------------------+-------------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult2 ;
+------------------------------------------------+-------------+----------------------------------+
; Parameter Name                                 ; Value       ; Type                             ;
+------------------------------------------------+-------------+----------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                   ;
; LPM_WIDTHA                                     ; 7           ; Untyped                          ;
; LPM_WIDTHB                                     ; 8           ; Untyped                          ;
; LPM_WIDTHP                                     ; 15          ; Untyped                          ;
; LPM_WIDTHR                                     ; 15          ; Untyped                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                          ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                          ;
; LATENCY                                        ; 0           ; Untyped                          ;
; INPUT_A_IS_CONSTANT                            ; YES         ; Untyped                          ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                          ;
; USE_EAB                                        ; OFF         ; Untyped                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                          ;
; CBXI_PARAMETER                                 ; NOTHING     ; Untyped                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                          ;
+------------------------------------------------+-------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult4 ;
+------------------------------------------------+-------------+----------------------------------+
; Parameter Name                                 ; Value       ; Type                             ;
+------------------------------------------------+-------------+----------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                   ;
; LPM_WIDTHA                                     ; 8           ; Untyped                          ;
; LPM_WIDTHB                                     ; 8           ; Untyped                          ;
; LPM_WIDTHP                                     ; 16          ; Untyped                          ;
; LPM_WIDTHR                                     ; 16          ; Untyped                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                          ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                          ;
; LATENCY                                        ; 0           ; Untyped                          ;
; INPUT_A_IS_CONSTANT                            ; YES         ; Untyped                          ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                          ;
; USE_EAB                                        ; OFF         ; Untyped                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                          ;
; CBXI_PARAMETER                                 ; NOTHING     ; Untyped                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                          ;
+------------------------------------------------+-------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult6 ;
+------------------------------------------------+-------------+----------------------------------+
; Parameter Name                                 ; Value       ; Type                             ;
+------------------------------------------------+-------------+----------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                   ;
; LPM_WIDTHA                                     ; 6           ; Untyped                          ;
; LPM_WIDTHB                                     ; 8           ; Untyped                          ;
; LPM_WIDTHP                                     ; 14          ; Untyped                          ;
; LPM_WIDTHR                                     ; 14          ; Untyped                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                          ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                          ;
; LATENCY                                        ; 0           ; Untyped                          ;
; INPUT_A_IS_CONSTANT                            ; YES         ; Untyped                          ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                          ;
; USE_EAB                                        ; OFF         ; Untyped                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                          ;
; CBXI_PARAMETER                                 ; NOTHING     ; Untyped                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                          ;
+------------------------------------------------+-------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult5 ;
+------------------------------------------------+-------------+----------------------------------+
; Parameter Name                                 ; Value       ; Type                             ;
+------------------------------------------------+-------------+----------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                   ;
; LPM_WIDTHA                                     ; 9           ; Untyped                          ;
; LPM_WIDTHB                                     ; 8           ; Untyped                          ;
; LPM_WIDTHP                                     ; 17          ; Untyped                          ;
; LPM_WIDTHR                                     ; 17          ; Untyped                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                          ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                          ;
; LATENCY                                        ; 0           ; Untyped                          ;
; INPUT_A_IS_CONSTANT                            ; YES         ; Untyped                          ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                          ;
; USE_EAB                                        ; OFF         ; Untyped                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                          ;
; CBXI_PARAMETER                                 ; NOTHING     ; Untyped                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                          ;
+------------------------------------------------+-------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult3 ;
+------------------------------------------------+-------------+----------------------------------+
; Parameter Name                                 ; Value       ; Type                             ;
+------------------------------------------------+-------------+----------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                   ;
; LPM_WIDTHA                                     ; 8           ; Untyped                          ;
; LPM_WIDTHB                                     ; 8           ; Untyped                          ;
; LPM_WIDTHP                                     ; 16          ; Untyped                          ;
; LPM_WIDTHR                                     ; 16          ; Untyped                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                          ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                          ;
; LATENCY                                        ; 0           ; Untyped                          ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                          ;
; INPUT_B_IS_CONSTANT                            ; YES         ; Untyped                          ;
; USE_EAB                                        ; OFF         ; Untyped                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                          ;
; CBXI_PARAMETER                                 ; NOTHING     ; Untyped                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                          ;
+------------------------------------------------+-------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult1 ;
+------------------------------------------------+-------------+----------------------------------+
; Parameter Name                                 ; Value       ; Type                             ;
+------------------------------------------------+-------------+----------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                   ;
; LPM_WIDTHA                                     ; 8           ; Untyped                          ;
; LPM_WIDTHB                                     ; 8           ; Untyped                          ;
; LPM_WIDTHP                                     ; 16          ; Untyped                          ;
; LPM_WIDTHR                                     ; 16          ; Untyped                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                          ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                          ;
; LATENCY                                        ; 0           ; Untyped                          ;
; INPUT_A_IS_CONSTANT                            ; NO          ; Untyped                          ;
; INPUT_B_IS_CONSTANT                            ; YES         ; Untyped                          ;
; USE_EAB                                        ; OFF         ; Untyped                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                          ;
; CBXI_PARAMETER                                 ; NOTHING     ; Untyped                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                          ;
+------------------------------------------------+-------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: svideo:\gen_video_svideo:svideo|lpm_mult:Mult0 ;
+------------------------------------------------+-------------+----------------------------------+
; Parameter Name                                 ; Value       ; Type                             ;
+------------------------------------------------+-------------+----------------------------------+
; AUTO_CARRY_CHAINS                              ; ON          ; AUTO_CARRY                       ;
; IGNORE_CARRY_BUFFERS                           ; OFF         ; IGNORE_CARRY                     ;
; AUTO_CASCADE_CHAINS                            ; ON          ; AUTO_CASCADE                     ;
; IGNORE_CASCADE_BUFFERS                         ; OFF         ; IGNORE_CASCADE                   ;
; LPM_WIDTHA                                     ; 7           ; Untyped                          ;
; LPM_WIDTHB                                     ; 8           ; Untyped                          ;
; LPM_WIDTHP                                     ; 15          ; Untyped                          ;
; LPM_WIDTHR                                     ; 15          ; Untyped                          ;
; LPM_WIDTHS                                     ; 1           ; Untyped                          ;
; LPM_REPRESENTATION                             ; UNSIGNED    ; Untyped                          ;
; LPM_PIPELINE                                   ; 0           ; Untyped                          ;
; LATENCY                                        ; 0           ; Untyped                          ;
; INPUT_A_IS_CONSTANT                            ; YES         ; Untyped                          ;
; INPUT_B_IS_CONSTANT                            ; NO          ; Untyped                          ;
; USE_EAB                                        ; OFF         ; Untyped                          ;
; MAXIMIZE_SPEED                                 ; 5           ; Untyped                          ;
; DEVICE_FAMILY                                  ; Cyclone III ; Untyped                          ;
; CARRY_CHAIN                                    ; MANUAL      ; Untyped                          ;
; APEX20K_TECHNOLOGY_MAPPER                      ; LUT         ; TECH_MAPPER_APEX20K              ;
; DEDICATED_MULTIPLIER_CIRCUITRY                 ; AUTO        ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_INPUT_WIDTH_FOR_AUTO  ; 0           ; Untyped                          ;
; DEDICATED_MULTIPLIER_MIN_OUTPUT_WIDTH_FOR_AUTO ; 0           ; Untyped                          ;
; CBXI_PARAMETER                                 ; NOTHING     ; Untyped                          ;
; INPUT_A_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; INPUT_B_FIXED_VALUE                            ; Bx          ; Untyped                          ;
; USE_AHDL_IMPLEMENTATION                        ; OFF         ; Untyped                          ;
+------------------------------------------------+-------------+----------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; altpll Parameter Settings by Entity Instance                                                                 ;
+-------------------------------+------------------------------------------------------------------------------+
; Name                          ; Value                                                                        ;
+-------------------------------+------------------------------------------------------------------------------+
; Number of entity instances    ; 2                                                                            ;
; Entity Instance               ; pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component             ;
;     -- OPERATION_MODE         ; NORMAL                                                                       ;
;     -- PLL_TYPE               ; AUTO                                                                         ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                                       ;
;     -- INCLK0_INPUT_FREQUENCY ; 200000                                                                       ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                                            ;
;     -- VCO_MULTIPLY_BY        ; 0                                                                            ;
;     -- VCO_DIVIDE_BY          ; 0                                                                            ;
; Entity Instance               ; pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component ;
;     -- OPERATION_MODE         ; NORMAL                                                                       ;
;     -- PLL_TYPE               ; AUTO                                                                         ;
;     -- PRIMARY_CLOCK          ; INCLK0                                                                       ;
;     -- INCLK0_INPUT_FREQUENCY ; 35242                                                                        ;
;     -- INCLK1_INPUT_FREQUENCY ; 0                                                                            ;
;     -- VCO_MULTIPLY_BY        ; 0                                                                            ;
;     -- VCO_DIVIDE_BY          ; 0                                                                            ;
+-------------------------------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                                                                                    ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Name                                      ; Value                                                                                                                   ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Number of entity instances                ; 8                                                                                                                       ;
; Entity Instance                           ; svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component                       ;
;     -- OPERATION_MODE                     ; BIDIR_DUAL_PORT                                                                                                         ;
;     -- WIDTH_A                            ; 8                                                                                                                       ;
;     -- NUMWORDS_A                         ; 2048                                                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                            ;
;     -- WIDTH_B                            ; 8                                                                                                                       ;
;     -- NUMWORDS_B                         ; 2048                                                                                                                    ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                                                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                               ;
; Entity Instance                           ; zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0                                                                                   ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                     ;
;     -- WIDTH_A                            ; 32                                                                                                                      ;
;     -- NUMWORDS_A                         ; 4096                                                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                            ;
;     -- WIDTH_B                            ; 1                                                                                                                       ;
;     -- NUMWORDS_B                         ; 1                                                                                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                               ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0                                                      ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                             ;
;     -- WIDTH_A                            ; 8                                                                                                                       ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                            ;
;     -- WIDTH_B                            ; 1                                                                                                                       ;
;     -- NUMWORDS_B                         ; 1                                                                                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                               ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram23_16|altsyncram:ram_block_rtl_0                                                       ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                             ;
;     -- WIDTH_A                            ; 8                                                                                                                       ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                            ;
;     -- WIDTH_B                            ; 1                                                                                                                       ;
;     -- NUMWORDS_B                         ; 1                                                                                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                               ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_15_8|altsyncram:ram_block_rtl_0                                                       ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                             ;
;     -- WIDTH_A                            ; 8                                                                                                                       ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                            ;
;     -- WIDTH_B                            ; 1                                                                                                                       ;
;     -- NUMWORDS_B                         ; 1                                                                                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                               ;
; Entity Instance                           ; zpucore:zpu|generic_ram_infer:ram_7_0|altsyncram:ram_block_rtl_0                                                        ;
;     -- OPERATION_MODE                     ; SINGLE_PORT                                                                                                             ;
;     -- WIDTH_A                            ; 8                                                                                                                       ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                            ;
;     -- WIDTH_B                            ; 1                                                                                                                       ;
;     -- NUMWORDS_B                         ; 1                                                                                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                               ;
; Entity Instance                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                     ;
;     -- WIDTH_A                            ; 16                                                                                                                      ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                            ;
;     -- WIDTH_B                            ; 1                                                                                                                       ;
;     -- NUMWORDS_B                         ; 1                                                                                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                               ;
; Entity Instance                           ; atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|altsyncram:Ram0_rtl_0 ;
;     -- OPERATION_MODE                     ; ROM                                                                                                                     ;
;     -- WIDTH_A                            ; 16                                                                                                                      ;
;     -- NUMWORDS_A                         ; 1024                                                                                                                    ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                                                                            ;
;     -- WIDTH_B                            ; 1                                                                                                                       ;
;     -- NUMWORDS_B                         ; 1                                                                                                                       ;
;     -- ADDRESS_REG_B                      ; CLOCK1                                                                                                                  ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                                                                            ;
;     -- RAM_BLOCK_TYPE                     ; AUTO                                                                                                                    ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; DONT_CARE                                                                                                               ;
+-------------------------------------------+-------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; lpm_mult Parameter Settings by Entity Instance                                                               ;
+---------------------------------------+----------------------------------------------------------------------+
; Name                                  ; Value                                                                ;
+---------------------------------------+----------------------------------------------------------------------+
; Number of entity instances            ; 8                                                                    ;
; Entity Instance                       ; zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0 ;
;     -- LPM_WIDTHA                     ; 32                                                                   ;
;     -- LPM_WIDTHB                     ; 32                                                                   ;
;     -- LPM_WIDTHP                     ; 64                                                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                             ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                   ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                   ;
;     -- USE_EAB                        ; OFF                                                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                   ;
; Entity Instance                       ; svideo:\gen_video_svideo:svideo|lpm_mult:Mult2                       ;
;     -- LPM_WIDTHA                     ; 7                                                                    ;
;     -- LPM_WIDTHB                     ; 8                                                                    ;
;     -- LPM_WIDTHP                     ; 15                                                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                             ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                   ;
;     -- USE_EAB                        ; OFF                                                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                   ;
; Entity Instance                       ; svideo:\gen_video_svideo:svideo|lpm_mult:Mult4                       ;
;     -- LPM_WIDTHA                     ; 8                                                                    ;
;     -- LPM_WIDTHB                     ; 8                                                                    ;
;     -- LPM_WIDTHP                     ; 16                                                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                             ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                   ;
;     -- USE_EAB                        ; OFF                                                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                   ;
; Entity Instance                       ; svideo:\gen_video_svideo:svideo|lpm_mult:Mult6                       ;
;     -- LPM_WIDTHA                     ; 6                                                                    ;
;     -- LPM_WIDTHB                     ; 8                                                                    ;
;     -- LPM_WIDTHP                     ; 14                                                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                             ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                   ;
;     -- USE_EAB                        ; OFF                                                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                   ;
; Entity Instance                       ; svideo:\gen_video_svideo:svideo|lpm_mult:Mult5                       ;
;     -- LPM_WIDTHA                     ; 9                                                                    ;
;     -- LPM_WIDTHB                     ; 8                                                                    ;
;     -- LPM_WIDTHP                     ; 17                                                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                             ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                   ;
;     -- USE_EAB                        ; OFF                                                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                   ;
; Entity Instance                       ; svideo:\gen_video_svideo:svideo|lpm_mult:Mult3                       ;
;     -- LPM_WIDTHA                     ; 8                                                                    ;
;     -- LPM_WIDTHB                     ; 8                                                                    ;
;     -- LPM_WIDTHP                     ; 16                                                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                             ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                   ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                  ;
;     -- USE_EAB                        ; OFF                                                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                   ;
; Entity Instance                       ; svideo:\gen_video_svideo:svideo|lpm_mult:Mult1                       ;
;     -- LPM_WIDTHA                     ; 8                                                                    ;
;     -- LPM_WIDTHB                     ; 8                                                                    ;
;     -- LPM_WIDTHP                     ; 16                                                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                             ;
;     -- INPUT_A_IS_CONSTANT            ; NO                                                                   ;
;     -- INPUT_B_IS_CONSTANT            ; YES                                                                  ;
;     -- USE_EAB                        ; OFF                                                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                   ;
; Entity Instance                       ; svideo:\gen_video_svideo:svideo|lpm_mult:Mult0                       ;
;     -- LPM_WIDTHA                     ; 7                                                                    ;
;     -- LPM_WIDTHB                     ; 8                                                                    ;
;     -- LPM_WIDTHP                     ; 15                                                                   ;
;     -- LPM_REPRESENTATION             ; UNSIGNED                                                             ;
;     -- INPUT_A_IS_CONSTANT            ; YES                                                                  ;
;     -- INPUT_B_IS_CONSTANT            ; NO                                                                   ;
;     -- USE_EAB                        ; OFF                                                                  ;
;     -- DEDICATED_MULTIPLIER_CIRCUITRY ; AUTO                                                                 ;
;     -- INPUT_A_FIXED_VALUE            ; Bx                                                                   ;
;     -- INPUT_B_FIXED_VALUE            ; Bx                                                                   ;
+---------------------------------------+----------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Port Connectivity Checks: "enable_divider:enable_179_clock_div_zpu_pokey" ;
+-----------+-------+----------+--------------------------------------------+
; Port      ; Type  ; Severity ; Details                                    ;
+-----------+-------+----------+--------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                               ;
+-----------+-------+----------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1"                                            ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; keyboard_scan     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; keyboard_response ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pot_in            ; Input  ; Info     ; Stuck at GND                                                                        ;
; sio_in2           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; channel_0_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_1_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_2_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; channel_3_out     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; irq_n_out         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out2          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clock         ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pot_reset         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1" ;
+----------------+-------+----------+--------------------------------------------------------+
; Port           ; Type  ; Severity ; Details                                                ;
+----------------+-------+----------+--------------------------------------------------------+
; cpol           ; Input ; Info     ; Stuck at GND                                           ;
; cpha           ; Input ; Info     ; Stuck at GND                                           ;
; cont           ; Input ; Info     ; Stuck at GND                                           ;
; clk_div[31..8] ; Input ; Info     ; Stuck at GND                                           ;
; addr[31..1]    ; Input ; Info     ; Stuck at GND                                           ;
+----------------+-------+----------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs|complete_address_decoder:decode_addr1"                      ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; addr_decoded[15..14] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_config_regs:config_regs"                                                       ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                             ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+
; sd_addr[15..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; enable_i ; Input  ; Info     ; Stuck at VCC                                                                        ;
; break_o  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; dbg_o    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "zpucore:zpu"                                                                                        ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                             ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+
; zpu_addr_rom[15..14] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_addr_rom[1..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_rom_wren         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_in1[31..12]      ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in2              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in3              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_in4              ; Input  ; Info     ; Stuck at GND                                                                        ;
; zpu_out1[31..17]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out2             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out3             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; zpu_out4             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Port Connectivity Checks: "svideo:\gen_video_svideo:svideo|sin_cos:tab_inst" ;
+---------+-------+----------+-------------------------------------------------+
; Port    ; Type  ; Severity ; Details                                         ;
+---------+-------+----------+-------------------------------------------------+
; clk_ena ; Input ; Info     ; Stuck at VCC                                    ;
+---------+-------+----------+-------------------------------------------------+


+-------------------------------------------------------------+
; Port Connectivity Checks: "svideo:\gen_video_svideo:svideo" ;
+----------+-------+----------+-------------------------------+
; Port     ; Type  ; Severity ; Details                       ;
+----------+-------+----------+-------------------------------+
; pal_ntsc ; Input ; Info     ; Stuck at GND                  ;
+----------+-------+----------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "sdram_ctrl:sdram_controller"                                                                     ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; ap1_address[23]   ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap1_bst_siz[2..1] ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap1_bst_siz[0]    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ap2_ram_sel       ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap2_address       ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap2_rden          ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap2_wren          ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap2_bena          ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ap2_rddata        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ap2_wrdata        ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap2_bst_siz       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ap2_rd_bst_act    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ap2_wr_bst_act    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ap3_ram_sel       ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap3_address       ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap3_rden          ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap3_wren          ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap3_bena          ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ap3_rddata        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ap3_wrdata        ; Input  ; Info     ; Stuck at GND                                                                        ;
; ap3_bst_siz       ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ap3_rd_bst_act    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; ap3_wr_bst_act    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                    ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                               ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizep0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposm0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpf0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm3_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm2_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm1_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colpm0_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                     ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                    ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                               ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                           ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                      ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay" ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                         ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                    ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay" ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                          ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                     ;
+------------+-------+----------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile3" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile2" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile1" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:missile0" ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; Port         ; Type  ; Severity ; Details                                                                                           ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+
; bitmap[5..0] ; Input ; Info     ; Stuck at GND                                                                                      ;
+--------------+-------+----------+---------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:hsync_delay" ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                               ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                          ;
+------------+-------+----------+-------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|simple_counter:counter_hpos" ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                                                                              ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+
; load_value[4..0] ; Input ; Info     ; Stuck at GND                                                                                         ;
+------------------+-------+----------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1"    ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; Port      ; Type   ; Severity ; Details                                                                             ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+
; sio_in2   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3   ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_out2  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clock ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-----------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:stimer_delay" ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                  ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                             ;
+------------+-------+----------+----------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|complete_address_decoder:decode_addr1" ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port             ; Type   ; Severity ; Details                                                                                                         ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; addr_decoded[12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                             ;
+------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2"            ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                             ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+
; keyboard_scan     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; keyboard_response ; Input  ; Info     ; Stuck at GND                                                                        ;
; pot_in            ; Input  ; Info     ; Stuck at GND                                                                        ;
; sio_in1           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in2           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; sio_in3           ; Input  ; Info     ; Stuck at VCC                                                                        ;
; irq_n_out         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out1          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out2          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_out3          ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sio_clock         ; Bidir  ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pot_reset         ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------------+--------+----------+-------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r" ;
+----------------+-------+----------+-------------------------------------------------------------------------------------------+
; Port           ; Type  ; Severity ; Details                                                                                   ;
+----------------+-------+----------+-------------------------------------------------------------------------------------------+
; channel_enable ; Input ; Info     ; Stuck at VCC                                                                              ;
+----------------+-------+----------+-------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l" ;
+----------------+-------+----------+-------------------------------------------------------------------------------------------+
; Port           ; Type  ; Severity ; Details                                                                                   ;
+----------------+-------+----------+-------------------------------------------------------------------------------------------+
; channel_enable ; Input ; Info     ; Stuck at VCC                                                                              ;
+----------------+-------+----------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                 ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                            ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                            ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1" ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; Port            ; Type   ; Severity ; Details                                                                                                          ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+
; addr_decoded[6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                              ;
+-----------------+--------+----------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay" ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                       ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                  ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                  ;
+------------+-------+----------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1" ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Port                 ; Type   ; Severity ; Details                                                                                                                                     ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+
; addr_decoded[63..48] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                                                         ;
+----------------------+--------+----------+---------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay" ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                      ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                 ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                 ;
+------------+-------+----------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_refresh_count" ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port             ; Type  ; Severity ; Details                                                                                                               ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; load_value[2..1] ; Input ; Info     ; Stuck at GND                                                                                                          ;
+------------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer" ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; Port                ; Type   ; Severity ; Details                                                                                                         ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+
; load_value          ; Input  ; Info     ; Stuck at GND                                                                                                    ;
; current_value[7..6] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                             ;
+---------------------+--------+----------+-----------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"        ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; Port          ; Type   ; Severity ; Details                                                                             ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+
; dma_clock_out ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; hcount_out    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; vcount_out    ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+---------------+--------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter" ;
+-------------+--------+----------+-------------------------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                                               ;
+-------------+--------+----------+-------------------------------------------------------------------------------------------------------+
; halt        ; Input  ; Info     ; Stuck at GND                                                                                          ;
; so_n        ; Input  ; Info     ; Stuck at VCC                                                                                          ;
; debugopcode ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                   ;
; debugpc     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                   ;
; debuga      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                   ;
; debugx      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                   ;
; debugy      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                   ;
; debugs      ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                   ;
; debug_flags ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed.                   ;
+-------------+--------+----------+-------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase" ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; Port       ; Type  ; Severity ; Details                                                                                                               ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+
; sync_reset ; Input ; Info     ; Stuck at GND                                                                                                          ;
; enable     ; Input ; Info     ; Stuck at VCC                                                                                                          ;
+------------+-------+----------+-----------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div" ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                                                                        ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                                                                   ;
+-----------+-------+----------+--------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"                               ;
+-------------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                    ; Type   ; Severity ; Details                                                                             ;
+-------------------------+--------+----------+-------------------------------------------------------------------------------------+
; ca1_in                  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cb1_in                  ; Input  ; Info     ; Stuck at VCC                                                                        ;
; portb_dir_out           ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pot_in                  ; Input  ; Info     ; Stuck at GND                                                                        ;
; pot_reset               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_addr                ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_write_enable        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_rom_do              ; Input  ; Info     ; Stuck at VCC                                                                        ;
; pbi_request             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pbi_request_complete    ; Input  ; Info     ; Stuck at VCC                                                                        ;
; cart_rd4                ; Input  ; Info     ; Stuck at GND                                                                        ;
; cart_rd5                ; Input  ; Info     ; Stuck at GND                                                                        ;
; cart_s4_n               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; cart_s5_n               ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; cart_cctl_n             ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; gtia_trig[3]            ; Input  ; Info     ; Stuck at GND                                                                        ;
; gtia_trig[2]            ; Input  ; Info     ; Stuck at VCC                                                                        ;
; ram_do[15..8]           ; Input  ; Info     ; Stuck at GND                                                                        ;
; cart_emulation_select   ; Input  ; Info     ; Stuck at GND                                                                        ;
; cart_emulation_activate ; Input  ; Info     ; Stuck at GND                                                                        ;
; use_sdram               ; Input  ; Info     ; Stuck at VCC                                                                        ;
; rom_in_ram              ; Input  ; Info     ; Stuck at VCC                                                                        ;
+-------------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "atari800core_simple_sdram:atarixl_simple_sdram1"                                                        ;
+--------------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port                     ; Type   ; Severity ; Details                                                                             ;
+--------------------------+--------+----------+-------------------------------------------------------------------------------------+
; video_start_of_field     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sdram_32bit_write_enable ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; sdram_16bit_write_enable ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; pal                      ; Input  ; Info     ; Stuck at VCC                                                                        ;
+--------------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div" ;
+-----------+-------+----------+-----------------------------------------------------------------------------+
; Port      ; Type  ; Severity ; Details                                                                     ;
+-----------+-------+----------+-----------------------------------------------------------------------------+
; enable_in ; Input ; Info     ; Stuck at VCC                                                                ;
+-----------+-------+----------+-----------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ps2_to_atari800:keyboard_map1"                                                          ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; ps2_keys ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2"                               ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; c4   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "hq_dac:dac_right"   ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; clk_ena      ; Input ; Info     ; Stuck at VCC ;
; pcm_in[3..0] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+------------------------------------------------+
; Port Connectivity Checks: "hq_dac:dac_left"    ;
+--------------+-------+----------+--------------+
; Port         ; Type  ; Severity ; Details      ;
+--------------+-------+----------+--------------+
; clk_ena      ; Input ; Info     ; Stuck at VCC ;
; pcm_in[3..0] ; Input ; Info     ; Stuck at GND ;
+--------------+-------+----------+--------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:01:39     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Analysis & Synthesis
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jul 31 23:14:16 2014
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off atari800core -c atari800core
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (12021): Found 2 design units, including 1 entities, in source file pal_pll.vhd
    Info (12022): Found design unit 1: pal_pll-SYN
    Info (12023): Found entity 1: pal_pll
Info (12021): Found 2 design units, including 1 entities, in source file pll_downstream_pal.vhd
    Info (12022): Found design unit 1: pll_downstream_pal-SYN
    Info (12023): Found entity 1: pll_downstream_pal
Info (12021): Found 2 design units, including 1 entities, in source file ntsc_pll.vhd
    Info (12022): Found design unit 1: ntsc_pll-SYN
    Info (12023): Found entity 1: ntsc_pll
Info (12021): Found 2 design units, including 1 entities, in source file pll_downstream_ntsc.vhd
    Info (12022): Found design unit 1: pll_downstream_ntsc-SYN
    Info (12023): Found entity 1: pll_downstream_ntsc
Info (12021): Found 1 design units, including 1 entities, in source file sdram_ctrl_3_ports.v
    Info (12023): Found entity 1: sdram_ctrl
Info (12021): Found 2 design units, including 1 entities, in source file zpu_rom.vhdl
    Info (12022): Found design unit 1: zpu_rom-syn
    Info (12023): Found entity 1: zpu_rom
Info (12021): Found 2 design units, including 1 entities, in source file atari800core_mcc.vhd
    Info (12022): Found design unit 1: atari800core_mcc-vhdl
    Info (12023): Found entity 1: atari800core_mcc
Info (12021): Found 3 design units, including 1 entities, in source file svideo/sin_cos.vhd
    Info (12022): Found design unit 1: sin_cos_pkg
    Info (12022): Found design unit 2: sin_cos-rtl
    Info (12023): Found entity 1: sin_cos
Info (12021): Found 2 design units, including 1 entities, in source file svideo/sin_rom.vhd
    Info (12022): Found design unit 1: sin_rom-SYN
    Info (12023): Found entity 1: sin_rom
Info (12021): Found 2 design units, including 1 entities, in source file svideo/svideo.vhd
    Info (12022): Found design unit 1: svideo-rtl
    Info (12023): Found entity 1: svideo
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core.vhd
    Info (12022): Found design unit 1: atari800core-bdf_type
    Info (12023): Found entity 1: atari800core
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core_helloworld.vhd
    Info (12022): Found design unit 1: atari800core_helloworld-vhdl
    Info (12023): Found entity 1: atari800core_helloworld
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/atari800core_simple_sdram.vhd
    Info (12022): Found design unit 1: atari800core_simple_sdram-vhdl
    Info (12023): Found entity 1: atari800core_simple_sdram
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/covox.vhd
    Info (12022): Found design unit 1: covox-vhdl
    Info (12023): Found entity 1: covox
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cpu.vhd
    Info (12022): Found design unit 1: cpu-vhdl
    Info (12023): Found entity 1: cpu
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/cpu_6510.vhd
    Info (12022): Found design unit 1: cpu_6510-rtl
    Info (12023): Found entity 1: cpu_6510
Info (12021): Found 1 design units, including 0 entities, in source file common/a8core/cpu_65xx_a.vhd
    Info (12022): Found design unit 1: cpu_65xx-rtl
Info (12021): Found 1 design units, including 1 entities, in source file common/a8core/cpu_65xx_e.vhd
    Info (12023): Found entity 1: cpu_65xx
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/internalromram.vhd
    Info (12022): Found design unit 1: internalromram-vhdl
    Info (12023): Found entity 1: internalromram
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/address_decoder.vhdl
    Info (12022): Found design unit 1: address_decoder-vhdl
    Info (12023): Found entity 1: address_decoder
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic.vhdl
    Info (12022): Found design unit 1: antic-vhdl
    Info (12023): Found entity 1: antic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_counter.vhdl
    Info (12022): Found design unit 1: antic_counter-vhdl
    Info (12023): Found entity 1: antic_counter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/antic_dma_clock.vhdl
    Info (12022): Found design unit 1: antic_dma_clock-vhdl
    Info (12023): Found entity 1: antic_dma_clock
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/basic.vhdl
    Info (12022): Found design unit 1: basic-syn
    Info (12023): Found entity 1: basic
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/enable_divider.vhdl
    Info (12022): Found design unit 1: enable_divider-vhdl
    Info (12023): Found entity 1: enable_divider
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia.vhdl
    Info (12022): Found design unit 1: gtia-vhdl
    Info (12023): Found entity 1: gtia
Info (12021): Found 3 design units, including 1 entities, in source file common/a8core/gtia_palette.vhdl
    Info (12022): Found design unit 1: gtia_palette-altirra
    Info (12022): Found design unit 2: gtia_palette-laoo
    Info (12023): Found entity 1: gtia_palette
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_player.vhdl
    Info (12022): Found design unit 1: gtia_player-vhdl
    Info (12023): Found entity 1: gtia_player
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/gtia_priority.vhdl
    Info (12022): Found design unit 1: gtia_priority-vhdl
    Info (12023): Found entity 1: gtia_priority
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/irq_glue.vhdl
    Info (12022): Found design unit 1: irq_glue-vhdl
    Info (12023): Found entity 1: irq_glue
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os16.vhdl
    Info (12022): Found design unit 1: os16-syn
    Info (12023): Found entity 1: os16
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os16_loop.vhdl
    Info (12022): Found design unit 1: os16_loop-syn
    Info (12023): Found entity 1: os16_loop
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os2.vhdl
    Info (12022): Found design unit 1: os2-syn
    Info (12023): Found entity 1: os2
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/os8.vhdl
    Info (12022): Found design unit 1: os8-syn
    Info (12023): Found entity 1: os8
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pia.vhdl
    Info (12022): Found design unit 1: pia-vhdl
    Info (12023): Found entity 1: pia
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey.vhdl
    Info (12022): Found design unit 1: pokey-vhdl
    Info (12023): Found entity 1: pokey
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_countdown_timer.vhdl
    Info (12022): Found design unit 1: pokey_countdown_timer-vhdl
    Info (12023): Found entity 1: pokey_countdown_timer
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_keyboard_scanner.vhdl
    Info (12022): Found design unit 1: pokey_keyboard_scanner-vhdl
    Info (12023): Found entity 1: pokey_keyboard_scanner
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_mixer.vhdl
    Info (12022): Found design unit 1: pokey_mixer-vhdl
    Info (12023): Found entity 1: pokey_mixer
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_noise_filter.vhdl
    Info (12022): Found design unit 1: pokey_noise_filter-vhdl
    Info (12023): Found entity 1: pokey_noise_filter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_17_9.vhdl
    Info (12022): Found design unit 1: pokey_poly_17_9-vhdl
    Info (12023): Found entity 1: pokey_poly_17_9
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_4.vhdl
    Info (12022): Found design unit 1: pokey_poly_4-vhdl
    Info (12023): Found entity 1: pokey_poly_4
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/pokey_poly_5.vhdl
    Info (12022): Found design unit 1: pokey_poly_5-vhdl
    Info (12023): Found entity 1: pokey_poly_5
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/ps2_to_atari800.vhdl
    Info (12022): Found design unit 1: ps2_to_atari800-vhdl
    Info (12023): Found entity 1: ps2_to_atari800
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/reg_file.vhdl
    Info (12022): Found design unit 1: reg_file-vhdl
    Info (12023): Found entity 1: reg_file
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/shared_enable.vhdl
    Info (12022): Found design unit 1: shared_enable-vhdl
    Info (12023): Found entity 1: shared_enable
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/simple_counter.vhdl
    Info (12022): Found design unit 1: simple_counter-vhdl
    Info (12023): Found entity 1: simple_counter
Info (12021): Found 2 design units, including 1 entities, in source file common/a8core/wide_delay_line.vhdl
    Info (12022): Found design unit 1: wide_delay_line-vhdl
    Info (12023): Found entity 1: wide_delay_line
Info (12021): Found 1 design units, including 1 entities, in source file common/components/hq_dac.v
    Info (12023): Found entity 1: hq_dac
Info (12021): Found 2 design units, including 1 entities, in source file common/components/spi_master.vhd
    Info (12022): Found design unit 1: spi_master-logic
    Info (12023): Found entity 1: spi_master
Info (12021): Found 2 design units, including 1 entities, in source file common/components/syncreset_enable_divider.vhd
    Info (12022): Found design unit 1: syncreset_enable_divider-vhdl
    Info (12023): Found entity 1: syncreset_enable_divider
Info (12021): Found 2 design units, including 1 entities, in source file common/components/complete_address_decoder.vhdl
    Info (12022): Found design unit 1: complete_address_decoder-tree
    Info (12023): Found entity 1: complete_address_decoder
Info (12021): Found 2 design units, including 1 entities, in source file common/components/delay_line.vhdl
    Info (12022): Found design unit 1: delay_line-vhdl
    Info (12023): Found entity 1: delay_line
Info (12021): Found 2 design units, including 1 entities, in source file common/components/generic_ram_infer.vhdl
    Info (12022): Found design unit 1: generic_ram_infer-rtl
    Info (12023): Found entity 1: generic_ram_infer
Info (12021): Found 2 design units, including 1 entities, in source file common/components/ps2_keyboard.vhdl
    Info (12022): Found design unit 1: ps2_keyboard-vhdl
    Info (12023): Found entity 1: ps2_keyboard
Info (12021): Found 2 design units, including 1 entities, in source file common/components/scandouble_ram_infer.vhdl
    Info (12022): Found design unit 1: scandouble_ram_infer-rtl
    Info (12023): Found entity 1: scandouble_ram_infer
Info (12021): Found 2 design units, including 1 entities, in source file common/components/scandoubler.vhdl
    Info (12022): Found design unit 1: scandoubler-vhdl
    Info (12023): Found entity 1: scandoubler
Info (12021): Found 2 design units, including 1 entities, in source file common/components/sdram_statemachine.vhdl
    Info (12022): Found design unit 1: sdram_statemachine-vhdl
    Info (12023): Found entity 1: sdram_statemachine
Info (12021): Found 2 design units, including 1 entities, in source file common/components/synchronizer.vhdl
    Info (12022): Found design unit 1: synchronizer-vhdl
    Info (12023): Found entity 1: synchronizer
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_core.vhd
    Info (12022): Found design unit 1: ZPUMediumCore-Behave
    Info (12023): Found entity 1: ZPUMediumCore
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpucore.vhd
    Info (12022): Found design unit 1: zpucore-vhdl
    Info (12023): Found entity 1: zpucore
Info (12021): Found 2 design units, including 0 entities, in source file common/zpu/zpupkg.vhd
    Info (12022): Found design unit 1: zpupkg
    Info (12022): Found design unit 2: UART
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_config_regs.vhdl
    Info (12022): Found design unit 1: zpu_config_regs-vhdl
    Info (12023): Found entity 1: zpu_config_regs
Info (12021): Found 2 design units, including 1 entities, in source file common/zpu/zpu_glue.vhdl
    Info (12022): Found design unit 1: zpu_glue-sticky
    Info (12023): Found entity 1: zpu_glue
Info (12127): Elaborating entity "atari800core_mcc" for the top level hierarchy
Warning (10445): VHDL Subtype or Type Declaration warning at atari800core_mcc.vhd(30): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at atari800core_mcc.vhd(31): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at atari800core_mcc.vhd(32): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at atari800core_mcc.vhd(33): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at atari800core_mcc.vhd(34): subtype or type has null range
Warning (10445): VHDL Subtype or Type Declaration warning at atari800core_mcc.vhd(35): subtype or type has null range
Warning (10036): Verilog HDL or VHDL warning at atari800core_mcc.vhd(206): object "VIDEO_START_OF_FIELD" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mcc.vhd(229): object "SDRAM_WIDTH_32BIT_ACCESS" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mcc.vhd(230): object "SDRAM_WIDTH_16BIT_ACCESS" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mcc.vhd(287): object "scandouble_clk" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mcc.vhd(322): object "ZPU_OUT2" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mcc.vhd(323): object "ZPU_OUT3" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core_mcc.vhd(324): object "ZPU_OUT4" assigned a value but never read
Info (12128): Elaborating entity "hq_dac" for hierarchy "hq_dac:dac_left"
Info (12128): Elaborating entity "pal_pll" for hierarchy "pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll"
Info (12128): Elaborating entity "altpll" for hierarchy "pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component"
Info (12133): Instantiated megafunction "pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "LOW"
    Info (12134): Parameter "clk0_divide_by" = "40"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "227"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "200000"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pal_pll"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "OFF"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pal_pll_altpll.v
    Info (12023): Found entity 1: pal_pll_altpll
Info (12128): Elaborating entity "pal_pll_altpll" for hierarchy "pal_pll:\gen_real_pll:gen_tv_pal:mcc_pll|altpll:altpll_component|pal_pll_altpll:auto_generated"
Info (12128): Elaborating entity "pll_downstream_pal" for hierarchy "pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2"
Info (12128): Elaborating entity "altpll" for hierarchy "pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component"
Info (12130): Elaborated megafunction instantiation "pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component"
Info (12133): Instantiated megafunction "pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component" with the following parameter:
    Info (12134): Parameter "bandwidth_type" = "HIGH"
    Info (12134): Parameter "clk0_divide_by" = "1"
    Info (12134): Parameter "clk0_duty_cycle" = "50"
    Info (12134): Parameter "clk0_multiply_by" = "3"
    Info (12134): Parameter "clk0_phase_shift" = "0"
    Info (12134): Parameter "clk1_divide_by" = "1"
    Info (12134): Parameter "clk1_duty_cycle" = "50"
    Info (12134): Parameter "clk1_multiply_by" = "1"
    Info (12134): Parameter "clk1_phase_shift" = "0"
    Info (12134): Parameter "clk2_divide_by" = "1"
    Info (12134): Parameter "clk2_duty_cycle" = "50"
    Info (12134): Parameter "clk2_multiply_by" = "3"
    Info (12134): Parameter "clk2_phase_shift" = "7500"
    Info (12134): Parameter "clk3_divide_by" = "1"
    Info (12134): Parameter "clk3_duty_cycle" = "50"
    Info (12134): Parameter "clk3_multiply_by" = "4"
    Info (12134): Parameter "clk3_phase_shift" = "0"
    Info (12134): Parameter "clk4_divide_by" = "1"
    Info (12134): Parameter "clk4_duty_cycle" = "50"
    Info (12134): Parameter "clk4_multiply_by" = "2"
    Info (12134): Parameter "clk4_phase_shift" = "0"
    Info (12134): Parameter "compensate_clock" = "CLK0"
    Info (12134): Parameter "inclk0_input_frequency" = "35242"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_hint" = "CBX_MODULE_PREFIX=pll_downstream_pal"
    Info (12134): Parameter "lpm_type" = "altpll"
    Info (12134): Parameter "operation_mode" = "NORMAL"
    Info (12134): Parameter "pll_type" = "AUTO"
    Info (12134): Parameter "port_activeclock" = "PORT_UNUSED"
    Info (12134): Parameter "port_areset" = "PORT_USED"
    Info (12134): Parameter "port_clkbad0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkbad1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkloss" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkswitch" = "PORT_UNUSED"
    Info (12134): Parameter "port_configupdate" = "PORT_UNUSED"
    Info (12134): Parameter "port_fbin" = "PORT_UNUSED"
    Info (12134): Parameter "port_inclk0" = "PORT_USED"
    Info (12134): Parameter "port_inclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_locked" = "PORT_USED"
    Info (12134): Parameter "port_pfdena" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasecounterselect" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasedone" = "PORT_UNUSED"
    Info (12134): Parameter "port_phasestep" = "PORT_UNUSED"
    Info (12134): Parameter "port_phaseupdown" = "PORT_UNUSED"
    Info (12134): Parameter "port_pllena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanaclr" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclk" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanclkena" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandata" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandataout" = "PORT_UNUSED"
    Info (12134): Parameter "port_scandone" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanread" = "PORT_UNUSED"
    Info (12134): Parameter "port_scanwrite" = "PORT_UNUSED"
    Info (12134): Parameter "port_clk0" = "PORT_USED"
    Info (12134): Parameter "port_clk1" = "PORT_USED"
    Info (12134): Parameter "port_clk2" = "PORT_USED"
    Info (12134): Parameter "port_clk3" = "PORT_USED"
    Info (12134): Parameter "port_clk4" = "PORT_USED"
    Info (12134): Parameter "port_clk5" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena0" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena1" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena2" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena3" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena4" = "PORT_UNUSED"
    Info (12134): Parameter "port_clkena5" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk0" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk1" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk2" = "PORT_UNUSED"
    Info (12134): Parameter "port_extclk3" = "PORT_UNUSED"
    Info (12134): Parameter "self_reset_on_loss_lock" = "OFF"
    Info (12134): Parameter "width_clock" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/pll_downstream_pal_altpll.v
    Info (12023): Found entity 1: pll_downstream_pal_altpll
Info (12128): Elaborating entity "pll_downstream_pal_altpll" for hierarchy "pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component|pll_downstream_pal_altpll:auto_generated"
Info (12128): Elaborating entity "ps2_to_atari800" for hierarchy "ps2_to_atari800:keyboard_map1"
Info (12128): Elaborating entity "ps2_keyboard" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1"
Info (12128): Elaborating entity "enable_divider" for hierarchy "ps2_to_atari800:keyboard_map1|ps2_keyboard:keyboard1|enable_divider:enable_div"
Info (12128): Elaborating entity "atari800core_simple_sdram" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1"
Warning (10873): Using initial value X (don't care) for net "RAM_DO[15..8]" at atari800core_simple_sdram.vhd(174)
Info (12128): Elaborating entity "internalromram" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|internalromram:internalromram1"
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(31): object "rom_request_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(32): object "ram_request_reg" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at internalromram.vhd(34): object "ROM16_DATA" assigned a value but never read
Warning (10873): Using initial value X (don't care) for net "ROM_DATA" at internalromram.vhd(19)
Info (12128): Elaborating entity "atari800core" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl"
Warning (10036): Verilog HDL or VHDL warning at atari800core.vhd(201): object "hcount_temp" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at atari800core.vhd(202): object "vcount_temp" assigned a value but never read
Info (12128): Elaborating entity "shared_enable" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables"
Info (12128): Elaborating entity "enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|enable_divider:enable_179_clock_div"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|shared_enable:enables|delay_line:delay_line_phase"
Info (12128): Elaborating entity "cpu" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502"
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(64): object "debugOpcode" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(65): object "debugPc" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(66): object "debugA" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(67): object "debugX" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(68): object "debugY" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(69): object "debugS" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(81): object "CPU_ENABLE_RESET" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at cpu.vhd(82): object "not_rdy" assigned a value but never read
Info (12128): Elaborating entity "cpu_65xx" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|cpu:cpu6502|cpu_65xx:cpu_6502_peter"
Info (12128): Elaborating entity "antic" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1"
Info (12128): Elaborating entity "antic_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_memory_scan"
Info (12128): Elaborating entity "antic_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_counter:antic_counter_display_list"
Info (12128): Elaborating entity "simple_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_line_buffer"
Info (12128): Elaborating entity "simple_counter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|simple_counter:antic_counter_row_count"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:nmien_delay"
Info (12128): Elaborating entity "antic_dma_clock" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|antic_dma_clock:antic_dma_clock1"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|reg_file:reg_file1|complete_address_decoder:complete_address_decoder1"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:vscrol_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|wide_delay_line:chbase_delay"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|antic:antic1|delay_line:wsync_delay"
Info (12128): Elaborating entity "pokey_mixer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l"
Info (12128): Elaborating entity "pokey" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2"
Info (12128): Elaborating entity "pokey_countdown_timer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_countdown_timer:timer0|delay_line:underflow0_delay"
Info (12128): Elaborating entity "pokey_noise_filter" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_noise_filter:pokey_noise_filter0"
Info (12128): Elaborating entity "syncreset_enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_64_div"
Info (12128): Elaborating entity "syncreset_enable_divider" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|syncreset_enable_divider:enable_15_div"
Info (12128): Elaborating entity "pokey_poly_17_9" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_17_9:poly_17_19_lfsr"
Info (12128): Elaborating entity "pokey_poly_5" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_5:poly_5_lfsr"
Info (12128): Elaborating entity "pokey_poly_4" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_poly_4:poly_4_lfsr"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|delay_line:serout_clock_delay"
Info (12128): Elaborating entity "synchronizer" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|synchronizer:sio_in1_synchronizer"
Info (12128): Elaborating entity "pokey_keyboard_scanner" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|pokey_keyboard_scanner:pokey_keyboard_scanner1"
Info (12128): Elaborating entity "pia" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1"
Warning (10036): Verilog HDL or VHDL warning at pia.vhdl(103): object "write_ora" assigned a value but never read
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pia:pia1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|address_decoder:mmu1"
Warning (10036): Verilog HDL or VHDL warning at address_decoder.vhdl(192): object "SDRAM_CART_ADDR" assigned a value but never read
Info (12128): Elaborating entity "gtia" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1"
Info (12128): Elaborating entity "complete_address_decoder" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|complete_address_decoder:decode_addr1"
Info (12128): Elaborating entity "delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|delay_line:burst_delay"
Info (12128): Elaborating entity "gtia_player" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_player:player0"
Info (12128): Elaborating entity "gtia_priority" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|gtia_priority:priority_rules"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_short_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_long_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:prior_longer_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:colbk_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:hposp0_delay"
Info (12128): Elaborating entity "wide_delay_line" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia:gtia1|wide_delay_line:sizem_delay"
Info (12129): Elaborating entity "gtia_palette" using architecture "A:altirra" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|gtia_palette:\gen_palette_altirra:palette1"
Info (12128): Elaborating entity "irq_glue" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|irq_glue:irq_glue1"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:pokey1_mirror"
Info (12128): Elaborating entity "reg_file" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|reg_file:gtia_mirror"
Info (12128): Elaborating entity "covox" for hierarchy "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|covox:covox1"
Info (12128): Elaborating entity "sdram_ctrl" for hierarchy "sdram_ctrl:sdram_controller"
Warning (10240): Verilog HDL Always Construct warning at sdram_ctrl_3_ports.v(233): inferring latch(es) for variable "r_refr_ctr", which holds its previous value in one or more paths through the always construct
Warning (10240): Verilog HDL Always Construct warning at sdram_ctrl_3_ports.v(392): inferring latch(es) for variable "r_refr_ack", which holds its previous value in one or more paths through the always construct
Info (12128): Elaborating entity "svideo" for hierarchy "svideo:\gen_video_svideo:svideo"
Info (12128): Elaborating entity "sin_cos" for hierarchy "svideo:\gen_video_svideo:svideo|sin_cos:tab_inst"
Info (12128): Elaborating entity "sin_rom" for hierarchy "svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst"
Info (12128): Elaborating entity "altsyncram" for hierarchy "svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component"
Info (12130): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component"
Info (12133): Instantiated megafunction "svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component" with the following parameter:
    Info (12134): Parameter "address_reg_b" = "CLOCK0"
    Info (12134): Parameter "clock_enable_input_a" = "NORMAL"
    Info (12134): Parameter "clock_enable_input_b" = "NORMAL"
    Info (12134): Parameter "clock_enable_output_a" = "BYPASS"
    Info (12134): Parameter "clock_enable_output_b" = "BYPASS"
    Info (12134): Parameter "indata_reg_b" = "CLOCK0"
    Info (12134): Parameter "init_file" = "sin_rom.mif"
    Info (12134): Parameter "intended_device_family" = "Cyclone III"
    Info (12134): Parameter "lpm_type" = "altsyncram"
    Info (12134): Parameter "numwords_a" = "2048"
    Info (12134): Parameter "numwords_b" = "2048"
    Info (12134): Parameter "operation_mode" = "BIDIR_DUAL_PORT"
    Info (12134): Parameter "outdata_aclr_a" = "NONE"
    Info (12134): Parameter "outdata_aclr_b" = "NONE"
    Info (12134): Parameter "outdata_reg_a" = "UNREGISTERED"
    Info (12134): Parameter "outdata_reg_b" = "UNREGISTERED"
    Info (12134): Parameter "power_up_uninitialized" = "FALSE"
    Info (12134): Parameter "widthad_a" = "11"
    Info (12134): Parameter "widthad_b" = "11"
    Info (12134): Parameter "width_a" = "8"
    Info (12134): Parameter "width_b" = "8"
    Info (12134): Parameter "width_byteena_a" = "1"
    Info (12134): Parameter "width_byteena_b" = "1"
    Info (12134): Parameter "wrcontrol_wraddress_reg_b" = "CLOCK0"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_i742.tdf
    Info (12023): Found entity 1: altsyncram_i742
Info (12128): Elaborating entity "altsyncram_i742" for hierarchy "svideo:\gen_video_svideo:svideo|sin_cos:tab_inst|sin_rom:sin_inst|altsyncram:altsyncram_component|altsyncram_i742:auto_generated"
Info (12128): Elaborating entity "zpucore" for hierarchy "zpucore:zpu"
Info (12128): Elaborating entity "zpu_glue" for hierarchy "zpucore:zpu|zpu_glue:zpu_and_glue"
Warning (10036): Verilog HDL or VHDL warning at zpu_glue.vhdl(91): object "zpu_break" assigned a value but never read
Warning (10036): Verilog HDL or VHDL warning at zpu_glue.vhdl(92): object "zpu_debug" assigned a value but never read
Warning (10325): VHDL Choice warning at zpu_glue.vhdl(301): ignored choice containing meta-value ""00X01""
Info (12128): Elaborating entity "ZPUMediumCore" for hierarchy "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu"
Info (12128): Elaborating entity "zpu_config_regs" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs"
Info (12128): Elaborating entity "spi_master" for hierarchy "zpucore:zpu|zpu_config_regs:config_regs|spi_master:spi_master1"
Info (12128): Elaborating entity "generic_ram_infer" for hierarchy "zpucore:zpu|generic_ram_infer:ram_31_24"
Info (12128): Elaborating entity "zpu_rom" for hierarchy "zpu_rom:zpu_rom1"
Info (19000): Inferred 7 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpu_rom:zpu_rom1|ROM_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 32
        Info (286033): Parameter WIDTHAD_A set to 12
        Info (286033): Parameter NUMWORDS_A set to 4096
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_31_24|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram23_16|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_15_8|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "zpucore:zpu|generic_ram_infer:ram_7_0|ram_block_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to SINGLE_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
    Info (276029): Inferred altsyncram megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|Ram0_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 16
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif
    Info (276029): Inferred altsyncram megafunction from the following design logic: "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_r|Ram0_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to ROM
        Info (286033): Parameter WIDTH_A set to 16
        Info (286033): Parameter WIDTHAD_A set to 10
        Info (286033): Parameter NUMWORDS_A set to 1024
        Info (286033): Parameter OUTDATA_REG_A set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_ACLR_A set to NONE
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter INIT_FILE set to db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif
Info (278001): Inferred 8 megafunctions from design logic
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|Mult0"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "svideo:\gen_video_svideo:svideo|Mult2"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "svideo:\gen_video_svideo:svideo|Mult4"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "svideo:\gen_video_svideo:svideo|Mult6"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "svideo:\gen_video_svideo:svideo|Mult5"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "svideo:\gen_video_svideo:svideo|Mult3"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "svideo:\gen_video_svideo:svideo|Mult1"
    Info (278003): Inferred multiplier megafunction ("lpm_mult") from the following logic: "svideo:\gen_video_svideo:svideo|Mult0"
Info (12130): Elaborated megafunction instantiation "zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0"
Info (12133): Instantiated megafunction "zpu_rom:zpu_rom1|altsyncram:ROM_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "32"
    Info (12134): Parameter "WIDTHAD_A" = "12"
    Info (12134): Parameter "NUMWORDS_A" = "4096"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "db/atari800core.ram0_zpu_rom_5627d4f1.hdl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_cc71.tdf
    Info (12023): Found entity 1: altsyncram_cc71
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0"
Info (12133): Instantiated megafunction "zpucore:zpu|generic_ram_infer:ram_31_24|altsyncram:ram_block_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "SINGLE_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "1024"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_9f41.tdf
    Info (12023): Found entity 1: altsyncram_9f41
Info (12130): Elaborated megafunction instantiation "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0"
Info (12133): Instantiated megafunction "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey_mixer:pokey_mixer_l|altsyncram:Ram0_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "ROM"
    Info (12134): Parameter "WIDTH_A" = "16"
    Info (12134): Parameter "WIDTHAD_A" = "10"
    Info (12134): Parameter "NUMWORDS_A" = "1024"
    Info (12134): Parameter "OUTDATA_REG_A" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "INIT_FILE" = "db/atari800core.rom0_pokey_mixer_acb019fc.hdl.mif"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_kt71.tdf
    Info (12023): Found entity 1: altsyncram_kt71
Info (12130): Elaborated megafunction instantiation "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "32"
    Info (12134): Parameter "LPM_WIDTHB" = "32"
    Info (12134): Parameter "LPM_WIDTHP" = "64"
    Info (12134): Parameter "LPM_WIDTHR" = "64"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12021): Found 1 design units, including 1 entities, in source file db/mult_ubt.tdf
    Info (12023): Found entity 1: mult_ubt
Info (12130): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2"
Info (12133): Instantiated megafunction "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "7"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "15"
    Info (12134): Parameter "LPM_WIDTHR" = "15"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2|multcore:mult_core", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_bfh.tdf
    Info (12023): Found entity 1: add_sub_bfh
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2|altshift:external_latency_ffs", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult2"
Info (12130): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4"
Info (12133): Instantiated megafunction "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "8"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "16"
    Info (12134): Parameter "LPM_WIDTHR" = "16"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4|multcore:mult_core", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_cfh.tdf
    Info (12023): Found entity 1: add_sub_cfh
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4|altshift:external_latency_ffs", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult4"
Info (12130): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6"
Info (12133): Instantiated megafunction "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "6"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "14"
    Info (12134): Parameter "LPM_WIDTHR" = "14"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6|multcore:mult_core", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_afh.tdf
    Info (12023): Found entity 1: add_sub_afh
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6|altshift:external_latency_ffs", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult6"
Info (12130): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5"
Info (12133): Instantiated megafunction "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "9"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "17"
    Info (12134): Parameter "LPM_WIDTHR" = "17"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5|multcore:mult_core", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5"
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5"
Info (12021): Found 1 design units, including 1 entities, in source file db/add_sub_dfh.tdf
    Info (12023): Found entity 1: add_sub_dfh
Info (12131): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5|altshift:external_latency_ffs", which is child of megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult5"
Info (12130): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult3"
Info (12133): Instantiated megafunction "svideo:\gen_video_svideo:svideo|lpm_mult:Mult3" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "8"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "16"
    Info (12134): Parameter "LPM_WIDTHR" = "16"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult1"
Info (12133): Instantiated megafunction "svideo:\gen_video_svideo:svideo|lpm_mult:Mult1" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "8"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "16"
    Info (12134): Parameter "LPM_WIDTHR" = "16"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "NO"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "YES"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Info (12130): Elaborated megafunction instantiation "svideo:\gen_video_svideo:svideo|lpm_mult:Mult0"
Info (12133): Instantiated megafunction "svideo:\gen_video_svideo:svideo|lpm_mult:Mult0" with the following parameter:
    Info (12134): Parameter "LPM_WIDTHA" = "7"
    Info (12134): Parameter "LPM_WIDTHB" = "8"
    Info (12134): Parameter "LPM_WIDTHP" = "15"
    Info (12134): Parameter "LPM_WIDTHR" = "15"
    Info (12134): Parameter "LPM_WIDTHS" = "1"
    Info (12134): Parameter "LPM_REPRESENTATION" = "UNSIGNED"
    Info (12134): Parameter "INPUT_A_IS_CONSTANT" = "YES"
    Info (12134): Parameter "INPUT_B_IS_CONSTANT" = "NO"
    Info (12134): Parameter "MAXIMIZE_SPEED" = "5"
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following DSP element node(s):
        Warning (14320): Synthesized away node "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated|mac_mult7"
        Warning (14320): Synthesized away node "zpucore:zpu|zpu_glue:zpu_and_glue|ZPUMediumCore:myzpu|lpm_mult:Mult0|mult_ubt:auto_generated|mac_out8"
Warning (12241): 3 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (13014): Ignored 70 buffer(s)
    Info (13019): Ignored 70 SOFT buffer(s)
Warning (13046): Tri-state node(s) do not directly drive top-level pin(s)
    Warning (13047): Converted the fan-out from the tri-state buffer "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|SIO_CLOCK" to the node "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey1|clock_reg" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|SIO_CLOCK" to the node "atari800core_simple_sdram:atarixl_simple_sdram1|atari800core:atari800xl|pokey:pokey2|clock_reg" into an OR gate
    Warning (13047): Converted the fan-out from the tri-state buffer "zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|SIO_CLOCK" to the node "zpucore:zpu|zpu_config_regs:config_regs|pokey:pokey1|clock_reg" into an OR gate
Info (13000): Registers with preset signals will power-up high
Info (13003): DEV_CLRn pin will set, and not reset, register with preset signal due to NOT Gate Push-Back
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "SDRAM_A[11]" is stuck at GND
    Warning (13410): Pin "SDRAM_A[12]" is stuck at VCC
Info (17049): 214 registers lost all their fanouts during netlist optimizations.
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 2 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Warning (15899): PLL "pll_downstream_pal:\gen_real_pll:gen_tv_pal:mcc_pll2|altpll:altpll_component|pll_downstream_pal_altpll:auto_generated|pll1" has parameters clk4_multiply_by and clk4_divide_by specified but port CLK[4] is not connected
Warning (21074): Design contains 4 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "PS2M_CLK"
    Warning (15610): No output dependent on input pin "PS2M_DAT"
    Warning (15610): No output dependent on input pin "JOY1_n[5]"
    Warning (15610): No output dependent on input pin "JOY2_n[5]"
Info (21057): Implemented 12265 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 18 input pins
    Info (21059): Implemented 41 output pins
    Info (21060): Implemented 16 bidirectional pins
    Info (21061): Implemented 12078 logic cells
    Info (21064): Implemented 104 RAM segments
    Info (21065): Implemented 2 PLLs
    Info (21062): Implemented 6 DSP elements
Info: Quartus II 32-bit Analysis & Synthesis was successful. 0 errors, 53 warnings
    Info: Peak virtual memory: 444 megabytes
    Info: Processing ended: Thu Jul 31 23:16:16 2014
    Info: Elapsed time: 00:02:00
    Info: Total CPU time (on all processors): 00:02:00


